《计算机原理实验室实验报告》由会员分享，可在线阅读，更多相关《计算机原理实验室实验报告（19页珍藏版）》请在金锄头文库上搜索。
1、成绩:计算机原理实验室实验报告课程： 姓名: 专业： 学号： 日期:计算机组成原理网络工程计算机工程系实验一：运算器实验实验环境PC 机+Win 2003 + emu8086+proteus 仿真器实验日期2015 年.10一实验内容1. 熟悉proteus仿真系统2. 设计并验证4位算数逻辑单元的功能3实现输入输出锁存4.实现8位算数逻辑单元二.理论分析或算法分析实验原理：算术逻辑运算单元的核心是由74LS181构成，它可以进行二进制数的算术逻辑运 算，74LS181的各种工作方式可通过设置其控制信号来实现。当正确设置74LS181的各 个控制信号，74LS181会运算数据锁存器内的数据。由
2、于数据锁存器已经把数据锁存， 只要74LS181的控制信号不变，那么74LS181的输出数据也不会发生改变。输出缓冲 器采用74LS245，当控制信号为低电平时，74LS245导通，把74LS181的运算结果输 出到数据总线，高电平时，74LS245的输出为高阻。实验中所用的运算器数据通路如图所示。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门(74LS245)以8芯扁平线方式和数据总线相连,运算器 的2个数据输入端分别由二个锁存器(74LS273)锁存，锁存器的输入亦以8芯扁平线方式 与数据总线相连，数据开关(INPUT DEVICE)用来给出参与
3、运算的数据，经一三态门 (74LS245)以8芯扁平线方式和数据总线相连，数据显示灯(BUS UNIT)已和数据总线相 连，用来显示数据总线内容。三实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）实现电路图：1. 设计并验证4位算数逻辑单元的功能SW-1SW-5PDI ETEET.BO-13BiggB2irB3-1Ssw-SW-GPD.I STEX.1KSWflSiMTFDT“EAT.5W11SWGPD.I TEXD.rB0 :-!LI4 ?4LS97 - J ：-TEXr：74 mU口 EDOU3 DQD2 b32 口兮04口 4M口 b：OCiP7口丁He LE74L237U4
4、-TE?：Tsw-eptxT . 5T?；T. SW9 SW-flP&T cI日zzu亡B QItl II- 7-ADr.T.1IJ上5KID1E 阳wgceMCELE、. L7r-1mID|-DI（二）思考问题：单总线，双总线和三总线结构在设计上的异同答：单总线结构：对这种结构的运算器来说，在同一时间内，只能有一个操作数放 在单总线上。为了把两个操作数输入到ALU,需要分两次来做，而且还需要A，B两个 缓冲寄存器。这种结构的主要缺点是操作速度较慢。虽然在这种结构中输入数据和操作 结果需要三次串行的选通操作，但它并不会对每种指令都增加很多执行时间。只有在对 全都是CPU寄存器中的两个操作数进行
5、操作时，单总线结构的运算器才会造成一定的 时间损失。但是由于它只控制一条总线，故控制电路比较简单。双总线结构：在这种结构中，两个操作数同时加到ALU进行运算，只需一次操作 控制，而且马上就可以得到运算结果。两条总线各自把其数据送至ALU的输入端因而 必须在ALU输出端设置缓冲寄存器。为此，操作的控制要分两步完成:(1)在ALU的 两个输入端输入操作数，形成结果并送入缓冲寄存器；(2)把结果送入目的寄存器。三总线结构：在三总线结构中，ALU的两个输入端分别由两条总线供给，而ALU 的输出则与第三条总线相连。这样，算术逻辑操作就可以在一步的控制之内完成。另外, 设置了一个总线旁路器。如果一个操作数
6、不需要修改，而直接从总线2传送到总线3, 那么可以通过控制总线旁路器把数据传出；如需要修改，那么就借助于ALU。五.结论完成了本次实验要求的设计并验证4位算数逻辑单元、实现输入输出锁存、实现8位 算数逻辑单元的实验内容。学会了如何使用proteus仿真系统，掌握了运算器工作原理, 熟悉了算术运算的运算过程以及控制这种运算的方法。实验二：寄存器实验实验环境PC 机+Win 2003 + emu8086+proteus 仿真器实验日期2015.10一.实验内容1理解CPU运算器中寄存器的作用2设计并验证寄存器组（至少四个寄存器）3.实现更多的寄存器（至少8个）二.理论分析或算法分析单元电路：实验中
7、所用的寄存器数据通路如图所示。由74LS373组成寄存器组成。寄存器的输 入接口用一 8芯扁平线连至BUS总线接口，而寄存器的输出接口用一8芯扁平线连至BUS 总线接口。经CBA二进制控制开关译码产生数据输出选通信号，LDRO、LDR1、LDR2 为数据写入允许信号，由二进制控制开关模拟，均为高电平有效。三实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）实验电路：1. 设计并验证寄存器组DBO叮 EXTDEnJE DB2JJEL4UELECBLUEzTEMT上.SW5EVJLOTT.tTEKT-.-Lit V/f：TEXT.2扩展成四组（由于空间有限，只能实现两组）3JJ - rT
8、EuT*iiC问1+lieCiHTDBZTDH4-PH3不HE-DUb13piF1BaDH5HEiUEBi*DBSi?H?faW5 1乜111 SW1 -5&9iDDIP SZDH卜*ii? N3PH3512PL卜小6lCri S3DM1iCD托3 ihIQn、JKfTfarHCjiiLMliTP 1Z3卜5P 333IZ&小nit13 85DH91ICD托Xibti 11Billbi四实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等）（一）验证了基本要求，实现了设计并验证寄存器组（至少四个寄存器）、实现更多的寄 存器（至少8个）的功能.运行结果：图一（二）思
9、考问题：随着寄存器的增多，电路设计的复杂度是什么比例增大答：在电路设计中，随着寄存器的增多，电路设计的复杂程度是成倍增大的。五结论完成了本次实验要求的设计并验证寄存器组（至少四个寄存器）、实现更多的寄存器（至少8个）的功能的实验内容。学会了如何扩展多组寄存器以及寄存器的工作原理明 白了 CPU运算器中计算器的作用：（1）可将寄存器内的数据执行算术及逻辑运算。（2）存于寄存器内的地址可用来指向内存的某个位置，即寻址。（3）可以用来读写数据到电脑的周边设备。实验三：输入输出实验实验环境 ISIS仿真软件实现方法：实验（1）实验日期2015.118刊43QSliZljT: TEOi11i1Iajl-SPOTIhcTTXTa-
