《数字电路教案-阎石第三章逻辑门电路》由会员分享，可在线阅读，更多相关《数字电路教案-阎石第三章逻辑门电路（11页珍藏版）》请在金锄头文库上搜索。
1、第3章 逻辑门电路3.1 概述逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。用逻辑1和0 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑，目前在数字技术中，大都采用正逻辑工作；若用低、高电平来表示，则称为负逻辑。本课程采用正逻辑。获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。 在数字集成电路的发展过程中，同时存在着两种类型器件的发展。一种是由三极管组成的双极型集成电路，例如晶体管-晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）。另一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS（简称C
2、OMS）逻辑电路。3.2 分立元件门电路3.3.1二极管的开关特性3.2.2三极管的开关特性NPN型三极管截止、放大、饱和3种工作状态的特点工作状态截 止放 大饱 和条 件iB00iBIBSiBIBS工作特点偏置情况发射结反偏集电结反偏uBE0，uBC0，uBC0，uBC0集电极电流iC0iCiBiCICSce间电压uCEVCCuCEVCCiCRcuCEUCES0.3Vce间等效电阻很大，相当开关断开可变很小，相当开关闭合3.2.3二极管门电路1、二极管与门2、二极管或门 uA uBuYD1 D20V 0V0V 5V5V 0V5V 5V0V4.3V4.3V4.3V截止 截止截止 导通导通 截止
3、导通 导通 3.2.4三极管非门3.2.5组合逻辑门电路1、与非门电路2、或非门电路3.3 集成逻辑门电路一、 TTL与非门1、电路结构（1）抗饱和三极管作用：使三极管工作在浅饱和状态。因为三极管饱和越深，其工作速度越慢，为了提高工作速度，需要采用抗饱和三极管。构成：在普通三极管的基极B和集电极C之间并接了一个肖特基二极管（简称SBD）。特点：开启电压低，其正向导通电压只有0.4V，比普通硅二极管0.7V的正向导通压降小得多；没有电荷存储效应；制造工艺和TTL电路的常规工艺相容，甚至无须增加工艺就可制造出SBD。（2）采用有源泄放电路上图中的V6、R3、R6组成。2、TTL与非门的工作原理（1
4、）V1的等效电路V1是多发射极三极管，其有三个发射结为PN结。故输入级用以实现A、B、C与的关系。其等效电路如右图所示。（2）工作原理分析输入信号不全为1：如uA=0.3V， uB= uC =3.6V则uB1=0.3+0.7=1V，T2、T5截止，T3、T4导通忽略iB3，输出端的电位为：uY50.70.73.6V输出Y为高电平。输入信号全为1：如uA=uB=uC 3.6V则uB1=2.1V，T2、T5导通，T3、T4截止输出端的电位为：uY=UCES0.3V输出Y为低电平。功能表 逻辑表达式： 集成与非门电路引脚排列图（顶视）：（74LS00内含4个2输入与非门，74LS20内含2个4输入与
5、非门）3、电压传输特性和噪声容限（1）电压传输特性定义：门电路输出电压uo随输入电压变化的特性曲线称为电压传输特性。（电压传输特性曲线见课本图3.3.3.）（2）概念输入电平范围：高电平UiHminUiHmax=1.25V；低电平UiLminUiLmax=0.21.0V关门电平。上述输入低电平中的最大值，即UOFF = UiLmax =1.0V。只有当输入uI UON 时，与非门才开通，输出低电平。阈值电压。工作在电压传输特性曲线转折区中点对应的输入电压称为阈值电压，又称为门槛电压。用UTH表示。近似分析时，可以认为：当uI UTH时，与非门工作在开通状态，输出低电平UOL 。（3）噪声容限在
6、输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为噪声容限。电路的噪声容限越大，其抗干扰能力就越强。4、输入负载特性定义：输入电压uI随输入端对地外接电阻RI变化的曲线，称为输入负载特性。（1）在V2和V5导通前，uI随RI的增大而上升，输入电压uI 在RI上升到V2和V5开始导通时，uI不能用上式进行计算。当uI上升到1.1V 时，V1的基极电压被钳在1.8V上，V2和V5导通，输出uo为低电增UOL，此后，uI不再随RI的增大而升高。uI随RI变化的曲线如上面右图所示。维持输出高电平的RI最大值称为关门电阻，用ROFF表示，其值约为700。维持输出低电平
7、的RI最小值称为开门电阻，用RON表示，其值约为2。1K。5、输出负载特性输出电压uo随负载电流IO变化的特性曲线称为输出负载特性。6、传输延迟时间由于二极管、三极管由导通变为截止或由截止变为导通时，都需要一定的时间，再加上其它原因，输出电压uo的脉冲波形不仅比输入波形延迟了一定的时间，而且波形的上升沿和下降沿也都变坏了。3.3.2低功耗肖特基系列3.3.3其它功能的TTL门电路TTL集成逻辑门电路除与非门外，常用的还有集电极开路与非门、或非门、与或非门、三态门和异或门等。它们都是在上面所述的非门的基础上发展出来的。1、集电极开路与非门（OC门）电路结构与逻辑符号作用与功能问题的提出：为解决一
8、般TTL与非门不能线与而设计的。（作用）功能：接入外接电阻R后：A、B不全为1时，uB1=1V，T2、T3截止，Y=1。 A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0。 外接电阻R的取值范围为：应用（a）实现线与 （b）驱动显示器 （c）实现电平转换2、与或非门3、三态输出门（TSL门）电路结构和逻辑符号工作原理当0时，二极管D截止，TSL门的输出状态完全取决于输入信号A、B的状态，电路输出与输入的逻辑关系和一般与非门相同。 当1时，二极管D导通，一方面使 uC2 =1V，V4截止；另一方面使uB1 =1V，从而使V2和V5截止。输出端开路，电路处于高阻状态。结论：电路的输出有
9、高阻态、高电平和低电平3种状态。三态输出门的应用（a）构成单向总线 （b）构成双向总线二、 TTL数字集成电路及主要参数TTL系列集成电路74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd10ns，平均功耗P10mW。74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd3ns，平均功耗P19mW。TTL与非门主要参数（1）输出高电平UOH：TTL与非门的一个或几个输入为低电平时的输出电平。产品规范值UOH2.
10、4V，标准高电平USH2.4V。（2）高电平输出电流IOH：输出为高电平时，提供给外接负载的最大输出电流，超过此值会使输出高电平下降。IOH表示电路的拉电流负载能力。（3）输出低电平UOL：TTL与非门的输入全为高电平时的输出电平。产品规范值UOL0.4V，标准低电平USL0.4V。（4）低电平输出电流IOL：输出为低电平时，外接负载的最大输出电流，超过此值会使输出低电平上升。IOL表示电路的灌电流负载能力。（5）扇出系数NO：指一个门电路能带同类门的最大数目，它表示门电路的带负载能力。一般TTL门电路NO8，功率驱动门的NO可达25。（6）最大工作频率fmax：超过此频率电路就不能正常工作。
11、（7）输入开门电平UON：是在额定负载下使与非门的输出电平达到标准低电平USL的输入电平。它表示使与非门开通的最小输入电平。一般TTL门电路的UON1.8V。（8）输入关门电平UOFF：使与非门的输出电平达到标准高电平USH的输入电平。它表示使与非门关断所需的最大输入电平。一般TTL门电路的UOFF0.8V。（9）高电平输入电流IIH：输入为高电平时的输入电流，也即当前级输出为高电平时，本级输入电路造成的前级拉电流。（10）低电平输入电流IIL：输入为低电平时的输出电流，也即当前级输出为低电平时，本级输入电路造成的前级灌电流。（11）平均传输时间tpd：信号通过与非门时所需的平均延迟时间。在工
12、作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。（12）空载功耗：与非门空载时电源总电流ICC与电源电压VCC的乘积。三、 TTL集成电路逻辑门电路的使用注意事项（1）关于电源等：对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。（2）关于输入端：数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平（3）关于输出端：具有推拉输出结构的TTL门电路的输出端不允许直接并联使用。输出端不允许直接接电源VCC或直接接地。3.4 CMOS集成逻
13、辑门电路一、CMOS反相器1、MOS管的符号增强型NMOS管和增强型PMOS管的符号如右图所示：2、CMOS反相器（1）uA0V时，TN截止，TP导通。输出电压uYVDD10V。（2）uA10V时，TN导通，TP截止。输出电压uY0V。二、其它功能的CMOS电路1、 CMOS与非门和或非门CMOS与非门A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。CMOS或非门只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全
14、部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。2、 漏极开路的CMOS门（OD门）和TTL电路中的OC门一样，CMOS门电路中也有漏极开路的门电路，即OD门。下图所示为二输入漏极开路的与非缓冲/驱动器，也具有与非功能，其逻辑符号亦在下图标示出，与OC门符号相同。3、 CMOS传输门电路结构与逻辑符号工作原理C0时，即C端为低电平（0V）、 端为高电平（VDD）时， TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。C1时，即C端为高电平（VDD）、 端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uoui。4、CMOS三态输出门
