高速模数转换器的INL DNL测量

《高速模数转换器的INL DNL测量》由会员分享，可在线阅读，更多相关《高速模数转换器的INL DNL测量（8页珍藏版）》请在金锄头文库上搜索。

1、高速模数转换器(ADC)的INL/DNL测量摘要：尽管积分非线性和微分非线性不是高速高、动态性能数据转换器最重要的参数，但在高分 辨率成像应用中却具有重要意义。本文简要回顾了这两个参数的定义，并给出了两种不同但常用 的测量高速模数转换(ADC)的INL/DNL的方法。近期，许多厂商推出了具有出色的静态和动态特性的高性能模数转换器(ADC)。你或许会问，“他 们是如何测量这些性能的，采用什么设备？”。下面的讨论将聚焦于有关ADC两个重要的精度参 数的测量技术：积分非线性(INL)和微分非线性(DNL)。尽管INL和DNL对于应用在通信和高速数据采集系统的高性能数据转换器来讲不算是最重要的 电气特

2、性参数，但它们在高分辨率成像应用中却具有重要意义。除非经常接触ADC，否则你会 很容易忘记这些参数的确切定义和重要性。因此，下一节给出了这些定义的简要回顾。INL和DNL的定义DNL误差定义为实际量化台阶与对应于1LSB的理想值之间的差异(见图1a)。对于一个理想ADC, 其微分非线性为DNL = OLSB,也就是说每个模拟量化台阶等于1LSB (1LSB = VFSR/2N，其中 VFSR为满量程电压，N是ADC的分辨率)，跳变值之间的间隔为精确的1LSB。若DNL误差指 标 1LSB，就意味着传输函数具有保证的单调性，没有丢码。当一个ADC的数字量输出随着模 拟输入信号的增加而增加时(或保

3、持不变)，就称其具有单调性，相应传输函数曲线的斜率没有变 号。 DNL 指标是在消除了静态增益误差的影响后得到的。具体定义如下：DNL = |(Vd+!- Vd)/vLsb.ideal - 1 I，其中 0 D 冲 2VD是对应于数字输出代码D的输入模拟量，N是ADC分辨率，VLsb-|DeaL是两个相邻代码的理 想间隔。较高数值的DNL增加了量化结果中的噪声和寄生成分，限制了 ADC的性能，表现为 有限的信号-噪声比指标(SNR)和无杂散动态范围指标(SFDR)。Digital -Output GodeAOQiia0CW0M110000001a0QWW1oooooooaFuii-Seate

4、unngo =i YD 十 T Corresponcta 10 Digital Oulpii Code D4 1Ejcemple: FTijiKal Value VD Gqi responding io Digital OutputId曲I SpacingTwoAdj scent CodaBVLS& IDEAL = 1 Tiiansfer Funcliai图1a.要保证没有丢码和单调的转移函数，DC的DNL必须小于1LSB。INL误差表示实际传输函数背离直线的程度，以LSB或满量程的百分比（FSR）来度量。这样，INL 误差直接依赖于与之相比较的直线的选取。至少有两个定义是常用的：“最佳直线I

5、NL”和“端点INL （见图 1b）： 最佳直线INL定义中包含了关于失调（截距）和增益（斜率）误差的信息，以及传输函数的 位置（在后面讨论）。它定义了一条最接近ADC实际传输函数的直线。没有明确定义直线 的精确位置，但这种方法却具有最好的可重复性，能够真正描述器件的线性特征。 端点INL所采用的直线经过转换器传输函数的两个端点，因而也就确定了直线的精确位 置。这样，对于一个 N 位 ADC 来讲，这条直线就由其零点（全 0）和其满度（全 1）点确定。最佳直线方法通常被作为首选，因为它能产生比较好的结果。INL是在扣除了静态失调和增益误 差后的测量结果，可用下式表示：INL = | （VD -

6、 VZERO）/VLSB-IDEAL - D |，其中 0 D QOUT输出端输出并送往积分器单元。每一次的比较结 果都独立地控制开关的逻辑输入，驱动积分电路产生出满足需要的斜坡电压，供给待测器件的两 路输入。这种方法具有其优越性，但也有一些不足之处： 为了降低噪声，三角斜坡应该具有低的dV/dt。这有利于产生可重复的数码，但要获得 精确测量它需要很长的积分时间。 正、负斜坡的斜率必须匹配方可达到 50%点，并且必须对低电平三角波取平均后才可获 得所需要的直流电平。 在设计积分器时常常要求仔细选择充电电容。为了尽量减小由于电容的“存储效应”而造 成的潜在误差，应选择具有低介质吸收的积分电容。

7、测量精度正比于积分时间而反比于建立时间。将一个数字电压表连接到模拟积分伺服环中，就可测出INL/DNL误差与输出量的关系（图4a和 图4b）。值得注意的是，INL与输出码关系曲线中的抛物线形或弓形曲线表明偶次谐波占主导地 位，若曲线呈“S状”，则说明奇次谐波占主导地位。图4a.该曲线给出了M力X7O8 ADC的典型积分非线性特性，由模拟积分伺服环测得。为了消除上述方法的缺陷，可以对伺服环中的积分单元加以改进，代之以一个 L 位的逐次逼近寄存器(SAR)(用于捕获待测器件的输出码)、一个L位DAC、以及一个简单的平均值电路。再结合一个数值比较器，该电路就组成了一个逐次逼近型转换器结构（见图5和后

8、续的“SAR转换 器”部分），其中，由数值比较器对DAC进行控制、读取其输出、并完成逐次逼近。同时，DAC 提供一个高分辨率的直流电平给被测N位ADC的输入。在这个实例中，采用一个16位DAC 将ADC校准至1/8LSB精度，同时获得最可信转移曲线。当接近终值时，由于受到噪声的影响，数值比较器会来回跳动而变得不稳定，此时，平均值电路 的优势就突显出来了。平均值电路包含两个除法计数器。“参考”计数器具有2M个时钟的周期， 其中M是一个可编程的整数，用来控制计数周期（同时也决定了测量时间）。“数据”计数器仅在数 值比较器输出为高时递增，其周期等于前者的一半，即2M-1个时钟。参考计数器和数据计数器

9、共同工作的效果是对高、低电平的数量进行了平均，结果被保存于一个 触发器，并进而传送到SAR寄存器。这个过程重复16次（在本例中）后便产生了完整的输出码。 和前面的方法一样，它也有优点和不足之处： 测试装置的输入电压由数字量定义，这样可以简便地修改求取平均值的测式样点。 逐次逼近方式提供给待测器件模拟输入的是一个直流电平，而非斜坡电压。 不足之处在于，反馈环中的DAC限制了输入电压的分辨率。SAR 转换器SAR 转换器的工作类似于旧时药剂师的天平。一边是未知的输入采样，另一边是由 SAR/DAC 结构产生的首个砝码（最高有效位，等于满量程输出的一半）。如果未知重量大于1/2FSR,则保 留首个砝

10、码并再增加1/4FSR。否则，用1/4FSR砝码代之。将这个步骤重复N次，从MSB到LSB, SAR转换器就可得到所需要的输出代码。N是SAR结构中 DAC 的分辨率，每个砝码代表 1 个二进位。INL 和 DNL 的动态测试要测定 ADC 的动态非线性，可以对其施加一个满度正弦输入，然后在其全功率输入带宽内测量 转换器的信噪比(SNR)。对于一个理想的N位转换器，理论SNR (仅考虑量化噪声，无失真)如 下：SNR (单位为 dB) = Nx6.02 +1.76这个公式包含了瞬变、积分非线性和采样时间的不确定性等效应的影响。除此之外的非线性成分 可以通过测量恒频输入时的 SNR 来获得，并可得到一个随输入信号幅度的变化关系。例如，使 信号幅度扫过整个输入范围，从零到满量程或者反之，当输入幅度逼近转换器满量程时，转换输 出将与信号源发生较大偏移。要确定产生这种偏移，排除失真和时钟不稳定性因素的原因，可采 用频谱分析