《CameraLink接口时序控制》由会员分享，可在线阅读，更多相关《CameraLink接口时序控制（12页珍藏版）》请在金锄头文库上搜索。
1、C a m e r a L i n k 接 口1CameraLink接口简介11 CameraLink标准概述Camera Link 技术标准是基于 National Semiconductor 公司的 Channel Link 标准发展而来的，而 Channel Link 标准是一种多路并行 LVDS 传输接口标准。低压差分信号( LVDS )是一种低摆幅的差分信号技术，电压摆幅在 350mV 左 右，具有扰动小，跳变速率快的特点，在无失传输介质里的理论最大传输速率在 。 90 年代美国国家半导体公司( National Semiconductor )为了找到平板显示技术 的解决方案，开发了
2、基于 LVDS 物理层平台的 Channel Link 技术。此技术一诞生就 被进行了扩展，用来作为新的通用视频数据传输技术使用。如图所示， Channel Link 由一个并转串信号发送驱动器和一个串转并信号接收 器组成，其最高数据传输速率可达 。数据发送器含有 28 位的单端并行信号和 1 个 单端时钟信号，将 28 位 CMOS/TTL 信号串行化处理后分成 4 路 LVDS 数据流，其 4 路串行数据流和 1 路发送 LVDS 时钟流在 5 路 LVDS 差分对中传输。接收器接收从 4 路 LVDS 数据流和 1 路 LVDS 时钟流中把传来的数据和时钟信号恢复成 28 位的 CMOS
3、/TTL 并行数据和与其相对应的同步时钟信号。图camera link接口电路12 CameraLink端口和端口分配121端口分配在基本配置模式中，端口 A 、 B 和 C 被分配到唯一的 Camera Link 驱动器 / 接收器对上；在中级配置模式中，端口 D 、 E 和 F 被分配到第二个驱动器 / 接收 器对上；在完整配置模式中，端口 A 、 B 和 C 被分配到第一个驱动器 / 接收器对 上，端口 D 、 E 和 F 被分配到第二个驱动器 / 接收器对上，端口 G 和 H 被分配 到第三个驱动器 / 接收器对上。表给出了三种配置的端口分配， Camera Link 芯片 及连接器的
4、使用数量情况。表 3种配置模式的端口分配配置模式端口芯片数量连接器数量基本A,B,C11中级A,B,C,D,E,F22完整a,b,c,d,e,f,G, H32图 各种配置下的端口连接关系1.2.2端口的位分配从表中我们可以看出在 3 种 Camera Link 配置模式中，图像数据位是怎样分配到端口的。这种位分配方式已经被应用于市场上最流行的相机上了。表 Camera Link 接口的端口分配驱动器输入信号对应芯片引脚StrobeTxCLKOut/TxCLK InLVALTX/RX24FVALTX/RX25DVALTX/RX26SpareTX/RX23PortAO , PortDO ,Port
5、GOTX/RX0PortAl , PortDl ,PortGlTX/RX1PortA2 , PortD2 ,PortG2TX/RX32PortA3 , PortD3 ,PortG3TX/RX3PortA4 , PortD4 ,PortG4TX/RX4PortA5 ， PortD5 ，PortG5TX/RX6PortA6 ， PortD6 ，PortG6TX/RX27PortA7 ， PortD7 ，PortG7TX/RX5PortB0 ， PortE0 ，PortH0TX/RX7PortBl , PortEl ,TX/RX8PortHlPortB2 ,PortH2PortE2 ,TX/RX9P
6、ortB3 ,PortH3PortE3 ,TX/RX12PortB4 ,PortH4PortE4 ,TX/RX13PortB5 ,PortH5PortE5 ,TX/RX14PortB6 ,PortH6PortE6 ,TX/RX10PortB7 ,PortH7PortE7 ,TX/RX11PortCO ,PortFOTX/RX15PortCl ,PortFlTX/RX18PortC2 ,PortF2TX/RX19PortC3 ,PortF3TX/RX20PortC4 ,PortF4TX/RX21PortC5 ,PortF5TX/RX22PortC6 ,PortF6TX/RX16PortC7 ,P
7、ortF7TX/RX17如果只用端口 D 和 G ，那么它们与器件的连接方法与端口 A 相同。同样，如果使用端口 E 和 H ，它们与器件连接方法同端口 B 的相同，端口 F 的与端口 C 的 相同。如果相机在每个周期内仅输出 1 个像素，那么就使用分配给像素 A 的端口；如 果相机在每个周期内输入 2 个像素，那么使用分配像素 A 和像素 B 的端口；如果 在每个周期内输出 3 个像素，那么使用分配给像素 A 、 B 和 C 的端口；依次类推 至相机每周期输出8个像素，那么分配给AH的8个端口都将被使用。2CameraLink接口模块设计2.1 功能描述该模块主要根据被测FPGA发来的图像地
8、址信号将DDR2中的指定图像数据读取出 来，并且分五路发送给CameraLink接口，由CameraLink图像采集卡接收并传给上位 机显示。22 接口描述CameraLink图像采集端口模块的接口信号如图所示：图CameraLink图像采集端口示意图表各端口的接口定义端口名端口 类 型信号类型描述来源/去向Cpsl_Rese t _iN输入STD_LOGIC异步复位时钟，低电平有 效时 钟 同 步Cpsl_CamLinkClk_i输入STD_LOGIC主时钟85MHz端口名端口 类 型信号类型描述来源/去向Cpsl_DdrClk_i输入STD_LOGICDDR2访问时钟模块被 测FPGACp
9、sv_DeBlkEn_i输入STD_LOGIC_VECTOR(6 DOWNTO 0)地址使能信号，选择从A,D1,D2,D3,D4,D5,G 中哪一块输出Cpsl_CMOSFsyn_i输入STD_LOGIC帧同步信号Cpsl_CMOSLsyn_i输入STD_LOGIC行同步信号Cpsv_AXaddr_i输入STD_LOGIC_VECTOR(3 DOWNTO 0)A块中的地址选择信号Cpsv_D1Xaddr_i输入STD_LOGIC_VECTOR(10 DOWNTO 0)D1块中的地址选择信号Cpsv_D2Xaddr_i输入STD_LOGIC_VECTOR(10 DOWNTO 0)D2块中的地址
10、选择信号Cpsv_D3Xaddr_i输入STD_LOGIC_VECTOR(10 DOWNTO 0)D3块中的地址选择信号Cpsv_D4Xa输STD_LOGIC_VECTORD4块中的地址选择信号端口名端口 类 型信号类型描述来源/去向ddr_i入(10 D0WNT0 0)Cpsv_D5Xa输STD_L0GIC_VECT0RD5块中的地址选择信号ddr_i入(10 DOWNTO 0)Cpsv_IXad输STD_L0GIC_VECT0RI块中的地址选择信号dr_i入(3 DOWNTO 0)Cpsv_CamD输STD_LOGIC_VECTOR第一路Cameralink图像ataA_o出(11 DOW
11、NTO 0)采集输出数据Cpsl_CamFvalA_oP输出STD_LOGIC第一路帧有效信号，咼电平有效DS9Cpsl_CamDvalA_oP输出STD_LOGIC第一路数据有效信号，咼电平有效0CR287Cpsl_CamLvalA_oP输出STD_LOGIC第一路彳丁有效信号，咼电平有效DS90CRCpsl_CamP wrDwnA_o输出STD_LOGIC第一路 CameraLinkPowerDown287Cpsl_CamClkA_o输出STD_LOGIC第一路CameraLink时钟Cpsv_CamD输STD_LOGIC_VECTOR第二路Cameralink图像端口名端口 类 型信号类
12、型描述来源/去向ataB_o出(11 DOWNTO 0)采集输出数据Cpsl_CamFvalB_oP输出STD_LOGIC第一路帧有效信号，咼电平有效Cpsl_CamDvalB_oP输出STD_LOGIC第一路数据有效信号，咼电平有效Cpsl_CamLvalB_oP输出STD_LOGIC第一路彳丁有效信号，咼电平有效Cpsl_CamP wrDwnB_o输出STD_LOGIC第二路 CameraLinkPowerDownCpsl_CamClkB_o输出STD_LOGIC第二路CameraLink时钟Cpsv_CamD输STD_LOGIC_VECTOR第三路Cameralink图像ataC_o出(
13、11 DOWNTO 0)采集输出数据Cpsl_CamFvalC_oP输出STD_LOGIC第三路帧有效信号，咼电平有效Cpsl_CamDvalC_oP输出STD_LOGIC第三路数据有效信号，咼电平有效Cpsl_CamL输STD_LOGIC第三路彳丁有效信号，咼端口名端口 类 型信号类型描述来源/去向valC_oP出电平有效Cpsl_CamP wrDwnC_o输出STD_LOGIC第三路 CameraLinkPowerDownCpsl_CamClkC_o输出STD_LOGIC第三路CameraLink时钟Cpsv_CamDataD_o输出STD_LOGIC_VECTOR(11 DOWNTO 0)第四路Cameralink图像采集输出数据Cpsl_CamFvalD_oP输出STD_LOGIC第四路帧有效信号，咼电平有效Cpsl_CamDvalD_oP输出STD_LOGIC第四路数据有效信号，咼电平有效Cpsl_CamLvalD_oP输出STD_LOGIC第四路行有效信号，咼电平有效
