《DIBL效应对小尺寸MOS晶体管阈值电压和亚阈值特性的影响》由会员分享，可在线阅读，更多相关《DIBL效应对小尺寸MOS晶体管阈值电压和亚阈值特性的影响（5页珍藏版）》请在金锄头文库上搜索。
1、DIBL效应对小尺寸MOS晶体管阈值电压和亚阈值特性的影响1. MOS晶体管阈值电压阈值电压定义为沟道源端的半导体表面开始强反型所需要的栅压。根据定义它由以下三部分组成：(1)抵消功函数差和有效界面电荷的影响所需的栅压，即平带电压Vfb；(2)产生强反型所需的表面势，即2f；(3)强反型时栅下表面层电荷Qs在氧化层上产生的附加电压，通常近似为-Qb(2f)/Cox。对于MOSFET,阈值电压表示式为：VT=Vfb+2f-Qb(2f)/Cox需要注意，对于NMOS,f=(KBT/q)ln(NA/Ni),相应的，Qb=-YCox2f,Y=2虫qNA/Cox；对PMOS,f=-(T/q)ln(ND/
2、Ni)，Qb=YCx(，2f)，Yp=2虫qND/Cx。Na，Nd是半导体衬底的掺杂浓度。在MOS集成电路的设计和生产中，阈值电压的控制十分重要。大多数应用中需要的是增强型器件，这时对NMOS要求VT0,对PMOS要求VT3KbT/q时亚阈值电流与VDS无关。亚阈值电流与Vgt成指数关系，在强反型区工作Id与Vgs是平方律关系；Id方程中的负指数项在Vds大于4VT（100mV）时可以忽略，g与Vds无关。这个结论只对长沟器件有效；Id与t的平方成比例，即亚阈值电流与温度有强烈的依赖关系。为了表征亚阈值电流随栅压的变化，引进参数S：5=化_由出_13曲呂心）二处由心”厅岭二班1厶）衍吟S为亚阈
3、值斜率，它表示Id改变一个数量级所需要的栅压摆幅。S越小，器件导通和截止之间的转换就越容易，说明亚阈值特性越好。对于长沟道MOsFET，在表示亚阈值电流的公式中忽略ys和yd的作用，可得s=KT-B-(lnlO)lqCdCox由Cd=工可知，衬底掺杂浓度血越低，Cd/Cox越小，S也就越小，器2中s件导通和截止之间越容易转换。界面陷阱浓度很高时，还必须考虑界面陷阱电容Cit的作用，这是因为界面陷阱能级随表面势变化相对半导体的费米能级移动，因此在表面附近同半导体交换电荷，具有电容作用。Cit和Cd并联，在亚阈区斜率的表达式中以（CD+Cit）替代Cd，得到S（有界面陷阱）=S（无界面陷阱）X1（
4、CdCi，Co1CD/Cox3. 漏感应势垒降低（DIBL）效应的影响和改进措施当沟道长度L减小，Vds增加时，源漏耗尽区越来越接近，引起电力线从漏到源的穿越，使源端势垒降低，从源区注入沟道的电子增加，导致漏源电流增加。通常称该过程为漏感应势垒降低，简写为DIBL。下图中是Vds=0和Vds0时n沟MOSFET沟道表面的能带和电势分布示意图。图中，Vs（0,y）是相对n+源区（y=0）的表面势，ys和yd分别为源结和漏结的水平耗尽区宽度。Vds=0时，在y=ys至y=L-ys-yd的区域（实际的沟道区）内，Vs二Vo（常数），ys处的势垒高度为-qVso。Vds0时，沟道表面势增加V（y），结
5、果电势最小处ymin（ys附近）的电势s为Vs（ymin）=V0+V（ymin），增加V,源和沟道之间的势垒则相应降低了sqV(ymin)，这就是漏感应势垒降低。显然，对一定的Vds，器件的L越小，DIBL越显著，漏极电流的增加越显著，以至器件不能关断。所以，DIBL效应是对MOS器件尺寸缩小的一个基本限制。LyL0VWDIEL7%)n沟MOSFET沟道表面的能带图和电势分布(对称分布对应VDS=0，非对称分布对应VDS0)为了分析DIBL，必须既考虑受栅偏压和衬底偏压控制的垂直电场ex，也考虑受漏偏压控制的沿沟道方向的电场ey，即必须求解二维泊松方程。通过求解二维泊松方程，可以得到漏感应势垒
6、降低为qV(ys)=2kqsinh(ys/)VLyysDScosh()cosh()上式表明，栅长L一定时，DIBL随漏压Vds增加。当L很小或Vs很大以至ys+yD=L时，上式不再成立，这对应器件的穿通状态。作为势垒降低的结果，漏偏压Vds将使阈值电压下降,AVt二-0Vds其中，sinh(ys/)-COShGyS)n=1+Cd/Cox0称为DIBL因子，n为亚阈值理想因子，当短沟器件工作在阈值电压附近时，DIBL效应非常严重。在亚阈值区，亚阈值电流将随源结势垒的降低而增大。这是因为DIBL效应使源端势垒降低，从源区注入沟道的电子增加，造成器件在截止态有很大的电流，并且在短沟道器件中，亚阈值电
7、流公式必须考虑yD和ys,有效沟道长度为L-yD-ys，随着L减小，Vds增大，根据yD的表达式，yD会增大（如下图所示），这就使有效沟道长度缩短，从而导致亚阈值电流增加。Vds0时的耗尽层宽度yD大于Vds=0时的耗尽层宽度y0D如果需要降低DIBL（漏感应势垒降低）效应的影响，可以采取加大沟道掺杂浓度的方法,浓度越大，漏到源的电力线穿透几率越小，有利于减小DIBL。加大沟道掺杂浓度，源漏结的耗尽区宽度会减小，即ys和yD减小，有效沟道长度增大，这样会使亚阈值电流下降，并且根据AVt=土qN/Cox，可以提高器件的阈值电压，阈值电压提高也意味着亚阈值电流降低。另外，降低Vds也能减弱DIBL效应的影响。参考文献：1半导体器件物理基础，北京大学出版社，2002，曾树荣。2.数字CMOSVLSI分析与设计基础，北京大学出版社，2002,甘学温。
