《模拟电路设计的九个阶段》由会员分享，可在线阅读，更多相关《模拟电路设计的九个阶段（4页珍藏版）》请在金锄头文库上搜索。
1、本文格式为Word版，下载可任意编辑模拟电路设计的九个阶段 一段你刚开头进入这行，对PMOS/NMOS/BJT什么的只不过有个也许的了解，各种器件的特性你也不太清晰，详细设计成什么样的电路你也没什么办法，你的电路图主要看国内杂志上的文章，或者根据教科书上现成的电路，你总觉得他们说得都有道理。你做的电路主要是小规模的模块，做点差分运放，或者带隙基准的仿真什么的你就计算着发文章，生怕到时候论文凑不够。总的来说，基本上观察运放还是发怵。你觉得spice是一个特别难以使用而且奇怪的东西。二段你开头知道什么叫电路设计，每天捧着本教科书在草稿纸上狂算一气。你也常常开头提起一些技术参数，Vdsat、lamd
2、a、earlyvoltage、GWB、ft之类的。总觉得有时候电路和手算得差不多，有时候又觉得差别挺大。你也开头关怀电压，温度和工艺的变化。例如低电压、低功耗系统什么的。或者是超高速高精度的什么东东，时不时也来上两句。你设计电路时开头方案着要去tape out，虽然tape out看起来还是挺遥远的。这个阶段中，你觉得spice很强大，但常常会由于AC仿真结果不对而大伤脑筋。三段你已经和PVT斗争了一段时间了，但总的来说基本上还是没有几次胜利的设计阅历。你觉得要设计出真正能用的电路真的很难，你急着想建立自己的信念，可你不知道该怎么办。你开头阅读一些JSSC或者博士论文什么的，可你觉得他们说的是
3、一回事，真正的芯片或者又不是那么回事。你觉得Vdsat什么的指标实在不够精确，仿真器的缺省设置也不够满意你的要求，于是你试着仿真器调整参数，或者试着换一换仿真器，但是可它们给出的结果仍旧是有时准有时不准。你上论坛，盼望得到高手的指导。可他们也是语焉不详，说得东西有时对有时不对。这个阶段中，你觉得spice虽然很好，但是关心手册写的太不清晰了。四段你有过比较重大的流片失败经受了。你知道要做好一个电路，需要精益求精，需要战战兢兢的认真检查每一个细节。你发觉在设计过程中有许多不曾设想过的问题，想要做好电路需要完整的把握每一个方面。于是你开头系统地重新学习在高校毕业时已经卖掉的课本。你把能能找到的相关
4、资料都认真的看了一边，盼望能从中找到一些更有启发性的想法。你已经清晰地知道了你需要达到的电路指标和性能，你也知道了电路设计本质上是需要做许多合理的折中。可你搞不清这个“合理” 是怎么确定的，不同指标之间的折中如何选择才好。你觉得要设计出一个适当的能够正常工作的电路真的太难了，你不信任在这个世界上有人可以做到他们宣称的那么好，由于聪慧如你都觉得面对如此纷杂的选择束手无策，他们怎么可能做得到?这个阶段中，你觉得spice功能还是太有限了，而且常常对着time step too small的出错信息发呆，间或状况下你还会制造出巨大的仿真文件让全部人和电脑崩溃。五段你觉得许多竞争对手的东西不过如此而已
5、。你开头有一套比较熟识的设计方法。但是你不知道如何更加优化你手头的工具。你已经使用过一些别人编好的脚本语言，但常常遇到许多问题的时候不能想起来用awk或者perl搞定。你开头大量的占用服务器的仿真时间，你信任经过大量的仿真，你可以清晰地把你设计的模块调整到合适的样子。有时候你觉得做电路设计简直是太无聊了，实在不行的话，你在考虑是不是该放弃了。这个阶段中，你觉得spice好是好，但是比起 fast spice系列的仿真器来，还是差远了;你开头不信任AC仿真，取而代之的是大量的transient仿真。六段你开头明白在这个世界中只有最合适的设计，没有最好的设计。你开头有一套真正属于自己的设计方法，你
6、会倾向于某一种或两种仿真工具，并能够娴熟的使用他们评价你的设计。你开头在设计中考虑PVT的变化，你知道一个电路从开头到现在的演化过程，并能够针对不同的应用对他们进行裁减。你开头关注功耗和面积，你tape out的芯片开头有一些能够满意产品要求了。但是有时候你还是不能完全理解一些简单系统的设计方法，并且犯下一些愚蠢的错误并导致灾难性后果。你开头阅读 JSSC时不只是挑一两片文章看看，或许把JSSC作为厕所读物对你来说是一个不错的选择。在这个阶段中，你觉得spice是一个很宏大的工具，你知道如何在spice中对精度和速度做合理的仿真，并随时做出最合适的选择。七段你开头真正理解模拟电路设计的本质，无
7、论对于高精度系统还是高速度系统都有自己独有的看法和阅历。你可以在系统级对不同的模块指标进行折中以换取最好的性能。你会了解一个潜在的市场并开头自己的产品定义，并且你知道只要方*确，你设计出的产品会具有很好的竞争力。你可以从容的从头到脚进行整个电路的功能和指标划分，你了解里面的每一个技术细节和他们的折中会对于你的产品有怎样的影响。你开头关注设计的牢靠性。在这个阶段中，你觉得spice是一个很有用的工具，并喜爱上了蒙特卡洛仿真，但你还是常常埋怨服务器太慢，虽然你常常是在后半夜运行仿真。八段这个时候胜利的做出一个芯片对你来说是家常便饭，就象一名驾驶老手开车一样，遇到红灯就停、绿灯就行。一个产品的设计对
8、于你来说几乎都是无意识的。你不需要再对着仿真结果不停的调整参数和优化，更多时候之需要很少量的仿真就可以结束一个模块的设计了。你能够清晰地感觉到某一个指标的电路模块在技术上是可能的还是不行能的。你完全不用关怀详细模块的噪声系数或者信噪比或者失真度。你只需要知道它是可以被设计出来就可以了，更具体的技术指标对你来说毫无意义。你开头觉得JSSC上的东西其实都是在凑数，有时候认为JSSC即使作为厕纸也不合格(太薄太脆)。你觉得spice间或用用挺好的，但是实在是不行靠，许多的时候看看工作点就差不多够了。九段这时候的你对许多电路已经料如指掌，你可以提前预知许多技术下一轮的进展方向。一年你只跑上几次仿真，也可能一仿真就是几年。你很少有画电路图的时候，多数时间你在打高尔夫或是在太平洋的某个小岛钓鱼。除了间或在ISSCC上凑凑喧闹，你从不和别人说起电路方面的事，由于你知道没人能明白。第 1 页 共 1 页
