《微机原理及应用课程设计》由会员分享，可在线阅读，更多相关《微机原理及应用课程设计（18页珍藏版）》请在金锄头文库上搜索。
1、吉林建筑工程学院电气与电子信息工程学院微机原理技术课程设计报告设计题目： 算术逻辑单元设计 专业班级： 学生姓名： 学 号： 指导教师： 设计时间： 2011.06.272011.07.08 教师评语：成绩 评阅教师 日期 第1章 绪论1.1 算术逻辑单元发展及现状算术逻辑单元（arithmetic logic unit，缩写ALU）是进行整数运算的结构。现阶段是用电路来实现，应用在电脑组芯片中。在计算机中，算术逻辑单元（ALU）是专门执行算术和逻辑运算的数字电路。ALU是计算机中央处理器的最重要成部分，甚至连最小的微处理器也包含ALU作计数功能。在现代CPU和GPU处理器中已含有功能强大和复
2、杂的ALU；一个单一元件也可能含有ALU。1945年数学家冯诺伊曼在一篇介绍被称为EDVAC的一种新型电脑的基础构成的报告中提出ALU的概念。 早期发展1946年，冯诺伊曼与同事合作为普林斯顿高等学习学院(IAS)设计计算机。随后IAS计算机成为后来计算机的原形。在论文中，冯诺伊曼提出他相信计算机中所需的部件，其中包括ALU。 冯诺伊曼写到，ALU是计算机的必备组成部分，因为已确定计算机一定要完成基本的数学运算，包括加减乘除。于是他相信（计算机）应该含有专门完成此类运算的部件。 数字系统ALU必须使用与数字电路其他部分使用同样的格式进行数字处理.对现代处理器而言,几乎全都使用二进制补码表示方式
3、。早期的计算机曾使用过很多种数字系统，包括反码、符号数值码，甚至是十进制码，每一位用十个管子。 以上这每一种数字系统所对应的ALU都有不同的设计，而这也影响了当前对二进制补码的优先选择，因为二进制补码能简化ALU加法和减法的运算。 一个简单的能进行与或非和加运算的2位ALU。 可行性分析绝大部分计算机指令都是由ALU执行的。ALU从寄存器中取出数据，数据经过处理将运算结果存入ALU输出寄存器中。其他部件负责在寄存器与内存间传送数据。 控制单元控制着ALU，通过控制电路来告诉ALU该执行什么操作。 简单运算大部分ALU都可以完成以下运算 整数算术运算（加、减，有时还包括乘和除，不过成本较高）位逻
4、辑运算（与、或、非、异或）移位运算（将一个字向左或向右移位或浮动特定位，而无符号延伸），移位可被认为是乘以2或除以2。复杂运算工程师可设计能完成任何运算的ALU，不论运算有多复杂；问题在于运算越复杂，ALU成本越高，在处理器中占用的空间越大，消耗的电能越多。 于是，工程师们经常计算一个折中的方案，提供给处理器（或其他电路）一个能使其运算高速的ALU，但同时又避免ALU设计的太复杂而价格昂贵。部ALU。 工程师一般认为ALU是处理整数型（比如补码和BCD码）算术运算的的电路，而对更为复杂的格式（比如浮点型、复数型）进行计算的电路则拥有一个更加匹配的称谓。1.2 实验目的 了解算术逻辑运算单元的工
5、作原理及构成，掌握简单运算器的数据传输方式，掌握74LS181的功能和应用。了解算术逻辑运算单元的系统设计，包括硬件设计和软件设计，并能通过实验验证。1.3 实验原理 运算器由2片74 LS181构成8位字长的ALU单元。2片74LS374作为2个数据锁存器（DR1、DR2），8芯插座ALU-IN作为数据输入器，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。运算器的数据输出端由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT作为数据输出端，可通过短8芯扁平电缆把数据输出端连接到数据总线上。算术逻辑单元可完成数据的算术、逻辑运算，如不带进位的位逻辑或运算，不带进位的位加法运算
6、。 数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线的数据打入锁存器DR1。同样使EDR2为低电平，D2CK有上升沿时把数据总线上的数据打入数据锁存器DR2。算术逻辑运算单元的核心是由2片74LS181组成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。由于DR1、DR2已经把数据锁存，只要74LS181的控制信号不变，那么74LS181的输出数据也不会发生改变。输出缓冲器采用
7、74LS244，当控制信号ALU-O为低电平时，74LS244导通，把74LS181的运算结果输出到数据总线;当ALU-O为高电平时，74LS244的输出为高阻。 表1-1控制信号说明信号名称作用有效电平EDR1选通DR1寄存器低电平有效EDR2选通DR2寄存器低电平有效DR1CKDR1寄存器工作脉冲上升沿有效DR2CKDR2寄存器工作脉冲上升沿有效S0-S174LS181工作方式选择M选择逻辑或算术运算CN有无进位输入CCK进位寄存器的工作脉冲上升沿有效ALU-O74LS181计算结果输出至总线低电平有效1.4 实验意义通过这次实验，使我明白了算术逻辑单元的组成以及组成它的各种芯片的图及引脚
8、功能，掌握了简单运算器的数据传输方式和74LS181的功能和应用。增强了我对算术逻辑单元的理解和认识，同时也增强了所学理论知识和实际的联系，增加了对微机原理及应用这门课的认识和兴趣。第2章 系统设计2.1 硬件介绍 芯片介绍 74LS181为算术逻辑单元/函数产生器（32个功能），能执行16中算术运算和16种逻辑运算。当工作方式控制端（M）为低电平时执行算术运算，当方式控制端（M）为高电平时执行逻辑运算。运算功能由功能选择端（S0-S3）决定。利用A等于B输出端（FA-B），181还可作为数值比较器。当MS0S3为低电平，S1S2/CIn为高电平时，如果A和B两字相等，则FA-B为高电平。由于
9、FA-B 为集电极开路输出，可以线与连接，因而可做大于4位的比较。 进位输出端（/COn+4）也可用来提供相对信息的大小，此时MS0S3为低电平，S1S2为高电平 图2-1 74LS181的引脚图 74LS181引脚功能 表2-1 74LS181的功能表方式M=1逻辑运算M=0算术运算S3 S2 S1 S0逻辑运算CN=1（无进位）CN=0（有进位）0000F=/AF=AF=A加10001F=/(A+B)F=A+BF=(A+B)加10010F=/ABF=A+/BF=(A+/B)加10011F=0F=减1（2的补）F=00100F=/(AB)F=A加A/BF=A加A/B加10101F=/BF=(
10、A+B)加A/BF=(A+B)加A/B加10110F=ABF=A减B减1F=A减B 0111F=A/BF=A/B减1F=A减B1000F=/A+BF=A加ABF=A加AB加11001F=/(AB)F=A加BF=A加B加11010F=BF=(A+/B)加ABF=(A+/B)加AB加11011F=ABF=AB减1F=AB1100F=1F=A加AF=A加A加11101F=A+/BF=(A+B)加AF=(A+B)加A加11110F=A+BF=(A+/B)加AF=(A+/B)加A加11111F=AF=A减1F=A 74LS244为3态8位缓冲器，一般用作总线驱动器。74LS244没有锁存的功能。地扯锁存
11、器就是一个暂存器，它根据控制信号的状态，将总线上的地扯代码暂存起来。 图2-2 74LS244芯片引脚图74LS244引脚功能/1G，/2G：控制端，控制4个三态门1A1-1A4,2A1-2A4：输入端1Y1-1Y4,2Y1-2Y4：输出端表2-2 74LS244真值表74LS374为具有三态输出的八D边沿触发器。74LS374的输出端Q0-Q7可直接与总线相连。当三态允许控制端OE为低电平时，可用来驱动负载或总线。当OE为高电平时，Q0-Q7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。在时钟端CP脉冲上升沿的作用下，0随数据D而变。 图2-3 74LS374芯片
12、引脚图74LS374引脚功能OE：三态允许控制端（低电平有效）CP：时钟输入端D0-D7：数据输入端Q0-Q7：输出端表2-3 74LS374真值表 DiCPOE*Qi101000XX1高阻 原理图 图2-4 原理图2.2 软件设计 流程图 不带进位为逻辑或运算开始 把33H送DR1把55H送DR233H与55H做不带进位为逻辑或运算把运算结果输出结束不带进位位加法运算开始 把33H送DR1把55H送DR233H与55H做不带进位位加法运算把运算结果输出结束 编程不带进位为逻辑或运算MOV DR1,33HMOV DR2,55HOR DR1，DR2OUT DR1不带进位位加法运算CLR CMOV
13、 DR1,33HMOV DR2,55HADD DR1，DR2OUT DR1第3章 实验验证3.1 实验验证 把ALU-IN（8芯的盒型插座）与CPT-B板上的二进制开关单元中J1插座相连（对应二进制开关H16-H23），把ALU-OUT（8芯的盒型插座）与数据总线上的DJ2相连。 把D1CK和D2CK用连线连到脉冲单元的PLS1上，把EDR1、EDR2、ALU-O、S0、S1、S2、S3、CN、M接入二进制开关（请按下表接线） 表3-1信号定义接入开关信号D1CKPLS1孔D2CKPLS1孔EDR1H8孔EDR2H7孔ALU-OH6孔CNH5孔MH4孔S0H3孔S1H2孔S2H1孔S3H0孔 按启停单元的运行按钮，使试验机处于运行状态。 二进制开关H16-H23作为数据输入，置33H（对应开关如下表）表3-2H23H22H21H20H19H1
