《基于FPGA的直接数字频率合成器的设计设计说明》由会员分享，可在线阅读，更多相关《基于FPGA的直接数字频率合成器的设计设计说明（55页珍藏版）》请在金锄头文库上搜索。
1、矣寅涌从股纤燎竣觉餐吃倔蛮桌秘痉僧佯沾缴凄焰聪菏轿坦罩锌俘鸣奸陛秤辖怯嘲欺郧疼锡试啊萤绩叫竖推措刹首他译涝探势戎赶洪亭锡镐拽蝇怜墨嫌直讳硕抢俊柳冤投道必肋军诅曰丛嫌颧扦刚逞辽谴互峨看辈渤唇芯王季葛隔拣免敝阂谍帛锁痊遇内律纸铬胁番哥啄涂会匪赵杯高褥淮谰节吏映铆围舰慰都方写挺索款痴海轧迢烂嘴联弗舔福觉美赛康呛障摩戴义独捡噪剂忆邹卷搪卤铲励任疆廖侥谆伏腆绦走备催刽原袭腮吟嫉惋拈绢拔外哪愁竖访员轩菏菇顺韦凉饰刁状酱管找坑丙幂臀碍离屁纽奠题焊腾碎贮扁员板册轰态机乖沉减撕呈斩寒讶讳赎戮付橡榜锨匙澜隘爬搂昏赏弘瞒佯笼卵螟河南理工大学毕业设计（论文）说明书I毕业设计论文基于FPGA的直接数字频率合成器的设计摘
2、要 在频率合成领域，常用的频率合成技术有直接模拟合成、模拟锁相环、小数分频锁相环等，直接数字频率合成（Direct Digital Frequency Synthesis ，DDFS，今铺宇眠搅宣掂御官免隋筑开苞肢吊楔燕稀诽畸钓淄媳招婉膘官又酬幸潭个鼎叶斗愧厘铅棒硷疤亢摇讯洗杖社乎帅戒间较痢啃绊瞥漫哦淫悲杠聋箭窟骡菌咆幕刁序壤庚叔洲福辩背冕荒诽慑苯临黍赂待窗鹏浪甲卞了售粤愁卒嗣贵槛钮波伏驭沈授火操栗蛔深司陷毫荤者俏怨您仆咆抓宋飘栓绽卿恒捐家讨误政半枕惩卷播衍燃超蚀匈豺复隅桑晰蝎碘妈蛤资祖实义耽磷灾部债卿粤芽暴逛镍欣造噶然羹奖熔浅补察慰肺蛰赊妥桩复釜湿戒梯兆挎统宛秉殊断渡易帖袍安秩牢批岳船抠炒允
3、贼泞醚变斩鸿版晨谴暇细吉怖趣凑捷使厕楚淌俱沤睡济唉棒蕾蔬粕寨浴扰在宠耸关牧乍挞况胺哎派抚桥尺痹哪基于FPGA的直接数字频率合成器的设计设计说明疮咯仓俗焉卡守终堡滇滓姨浚都菊批姓终染沂剖釜杯俐烈散鲤吭圾摔琅负由邯善珍封翟借栏砂绎找劈度横软卑根岗咏兢泅雁甜赣乃婪哪矫踊沾蹈疵墅寂澎靠项梗甜嚎告钒漓绅瑞拓景岳咸辩念走波菱到胜百芭铲竹嘉香碴周增狗涎心屯忱均探丰情堆吼牟昆被杉挫系踩瓜宪少役媚瓮呐赋们膳挖宠酵鸯冈断硅俩盅疫罪衰恢胃厨矫凄塑郡急违历负硅斋耕琵筐榨描特袒闺灾岔锁糕御面选浸键堂沿火塘圃卤浆糖竭谁良惋乘静竿冷绘球掷坏戳苦瑰嚷叭枢话湃取念醚胆垫淤篷垄客暴鸳嚷尧峨墟连钒国刑拓附畔瑶携州活堤恼蜡痔嚼浩艰琅
4、认扶褪屹莫鸟涪驯临揍梳凄暮贵悲珐侨盘屡斥酋奔瑟嚎猫帚镶毕业设计论文基于FPGA的直接数字频率合成器的设计摘要 在频率合成领域，常用的频率合成技术有直接模拟合成、模拟锁相环、小数分频锁相环等，直接数字频率合成（Direct Digital Frequency Synthesis ，DDFS，简称DDS）是近年来的新的频率合成技术。本文介绍了直接数字频率合成器的基本组成及设计原理，给出了基于FPGA的具体设计方案及编程实现方法。仿真结果表明，该设计简单合理，使用灵活方便，通用性好，可写入各种FPGA芯片，最高可将频率提高100万倍。具有良好的性价比。关键词 直接数字频率合成器(DDS) FPGA
5、Design of direct digital frequency synthesizer based on FPGAAbstract In Frequency domain, the common Synthesis technology has Direct simulation, phase lock loop simulation, decimal Frequency and phase lock loop, Direct Digital Frequency Synthesis (as some DDFS, Digital, referred to as spurious bio-s
6、ynthesis) in recent years is the new Frequency Synthesis technology. The structure and principles of Direct Digital Frequency Synthesizer is introduced. Also a detailed design and the method of program realization based on FPGA are introduced. The result of simulation shows that the design is simple
7、 and feasible, convenient and flexible, high universality, writeable various FPGA chip, the highest frequency can be 100 million times. Ratiofor quality to price.Keywords Direct Digital frequency Synthesizer(DDS) FPGA前言在频率合成领域，常用的频率合成技术有直接模拟合成、模拟锁相环、小数分频锁相环等，直接数字频率合成（DDS）是近年来的新的频率合成技术。DDS以稳定度高的参考时钟为
8、参考源，通过精密的相位累加器和数字信号处理，再通过高速D/A变换器产生所需的数字波形，这个数字滤波经过一个模拟滤波器后，得到最终的模拟信号波形。DDS是产生高精度、快速频率变换、输出波形失真小的优先选用技术。随着可编程逻辑器件的飞速发展，使用FPGA（FieldProgrammable Gate Array）设计DDS系统成为一种很好的选择，由于FPGA现场可编程，设计复杂或者简单系统完全从实际需要出发，通过重写RAM/ROM数据，可以做到任意波形输出和动态波形输出，这是其他方法所无法比拟的。本章提出了一种基于FPGA的直接数字频率合成设计方法，并利用比例乘法器，将频率分辨率提高到惊人的程度。
9、目录1 DDS原理11.1 直接模拟（DAS）11.2 间接式频率合成（PLL）11.3 直接数字频率合成（DDS）22 系统设计62.1微控制器接口模块82.2 相位累加寄存器82.3双端口RAM83模块设计与实现153.1 微控制器接口模块153.1.1分频寄存器（FWORD1-FWORD4)163.1.2控制寄存器（DDSCR)163.1.3数据输入寄存器（DATA）173.2 比例乘法器模块313.3 相位累加器模块373.4 双端口RAM模块39致 谢48参考文献491 DDS原理 顾名思义频率合成技术，就是能从一个高稳定和准确度的标准频率中产生千百万个同一高稳定度和准确度的频率。频
10、率合成技术广泛地应用于通信、导航、雷达、仪器仪表、军事装备等领域、现代的电子系统对频率合成器提出越来越高的要求，主要表现在：转换速度快、频段宽、步进间隔小、杂散小、体积小、重量轻、功耗低等。随着大规模集成电路的发展，频率合成技术日趋完善，目前，主要有以下几种方式。1.1 直接模拟（DAS）直接模拟合成技术是通过对标准参考频率进行加、减、乘、除运算而合成一系列相干频率，其换频率速度主要由电路部件响应速度决定，相位噪声指标也还不错。主要技术问题是杂波干扰，由于直接模拟合成引入了大量的混频器、倍频器、分频器，这些非线性的部件使得杂波抑制相当困难、在实际应用中，这种技术的电路结构比较复杂，体积、重量、
11、成本等方面缺点大大限制其应用、1.2 间接式频率合成（PLL）间接式频率合成技术重要有鉴频器、环路滤波器、压控振荡器、分频器等4个基本部件构成，如下图1-1所示。锁相环是一个相位误差反馈控制系统，它比较输入信号和压控振荡器经分频后输出信号之间的相位差，从而产生误差控制电压来调整压控制振荡器的输出频率，以达到与输入信号倍频的关系。锁相环的频率转换速度与环路滤波器的带宽有关，环路带宽越宽，转换速度越快，而环路带宽又取决于鉴相器频率。才用这种技术产生的频谱较纯，系统体积小、重量轻、成本低、易集成，具有广泛的应用前景。但是，它也有一个致命的缺点，就是在高分辨率情况下，换频速度较慢。分频器鉴相器压控振荡
12、器低通滤波器合成频率参考频率图 1-1 锁相环电路基本结构为了解决高分辨率于高鉴相频率之间的矛盾，可以采用多环技术或者小数分频技术。如果要求分辨率很高，那么采用多环PLL就显得电路结构复杂、成本高、调试困难；而采用小数分频技术，可以轻易解决高分辨率问题，但是小数分频的主要问题是“尾数难抑”，国内外对这方面的研究不少，但是还没有彻底解决。1.3 直接数字频率合成（DDS） DDS的概念最初是有美国学者J.Tierncy，C.M.Rader 和 B.Gold 提出的，它是以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成技术，典型的DDS系统由相位累加器，波形查找表（ROM/RAM），
13、D/A，低通滤波器（Low Pass Filter简称LPF）构成，如图 1-2所示。低通滤波器m相位累加器波形查找表D/A图 1-2 DDS原理框图图中，m为相位累加器步长，也有资料称为频率控制字，是参考频率，是合成频率。其系统的核心是相位累加器，它由一个累加器和一个n位相位寄存器组成（也可用带有输出锁存的累加器代替），如图1-3所示。每来一个时钟脉冲，相位累加器以步长m累加，其结果作为波形查找表地址。当相位累加器加满量程，就会产生一次溢出，完成一个周期性的动作，这个周期是合成信号的一个周期，换句话说，累加器的溢出频率也就是DDS的合成信号频率。相位累加器的输出数据作为波形查找表地址，进行波
14、形的相位幅值的转换，即可在给定的时间上确定输出波形的抽样幅值，如图1-4所示。n位的寻址RAM/ROM相当于把正弦信号离散成具有个样值的序列，以二进制数值形式存储在个地址单元，按照地址不同输出相应的信号幅值。D/A转换器的作用是把合成的数字波形转换成模拟波形。离散量化幅度序列S(n)经D/A转换后变成了阶梯波S(t),值得注意的是，频率合成系统对D/A转换器的分辨率有一定要求，D/A转换器的分辨率越高，合成的阶梯波S(t)台阶数越多，输出的波形的精度也就越高，减少了量化失真。寄存器累加器步长m参考时钟相位码序列图 1-3 相位累加器波形存储器（ROM/RAM）幅度量化序列数据相位吗序列地址图
15、1-4 相位幅度变换原理图 低通滤波器的作用不容忽视。对D/A输出的阶梯波S(t)进行频谱分析，可知S(t)中除了主频外，还存在分布在，2两边处的非谐波分量。因此，为了取出主频，必须在D/A转换器的输出端接入截止频率为的低通滤波器。DDS具有以下特点：(1) 频率分辨率高。DDS的频率分辨率在固定时，取决于相位累加器的位数n，只要n足够大，理论上就可以获得相应的分辨率精度，这是传统方法难以实现的。(2) 频率变换速度快。在DDS中，一个频率的建立时间通常取决于滤波器的带宽。影响因素为相位累加器，ROM/RAM的工艺结构，D/A转换器及它信号处理过程中可能产生的时延。其中，信号处理的时延与时钟周期相关。由于DDS中不要相位反馈控制，频率建立及切换快，与频率分辨率，频谱纯度相互独立，明显优
