《PCB电路设计准则qnb》由会员分享，可在线阅读，更多相关《PCB电路设计准则qnb（17页珍藏版）》请在金锄头文库上搜索。
1、高速PCCB设计指指南之三三第一篇改改进电路路设计规规程提高高可测试试性随着着微型化化程度不不断提高高，元件件和布线线技术也也取得巨巨大发展展，例如如BGA外壳封封装的高高集成度度的微型型IC，以及及导体之之间的绝绝缘间距距缩小到到0.55mm，这些些仅是其其中的两两个例子子。电子子元件的的布线设设计方式式，对以以后制作作流程中中的测试试能否很很好进行行，影响响越来越越大。下下面介绍绍几种重重要规则则及实用用提示。通过遵守一定的规程（DFT-Design for Testability，可测试的设计），可以大大减少生产测试的准备和实施费用。这些规程已经过多年发展，当然，若采用新的生产技术和元件
2、技术，它们也要相应的扩展和适应。随着电子产品结构尺寸越来越小，目前出现了两个特别引人注目的问题：一是可接触的电路节点越来越少；二是像在线测试（In-Circuit-Test）这些方法的应用受到限制。为了解决这些问题，可以在电路布局上采取相应的措施，采用新的测试方法和采用创新性适配器解决方案。第二个问题的解决还涉及到使原来作为独立工序使用的测试系统承担附加任务。这些任务包括通过测试系统对存储器组件进行编程或者实行集成化的元器件自测试（Built-in Self Test，BIST，内建的自测试）。将这些步骤转移到测试系统中去，总起来看，还是创造了更多的附加价值。为了顺利地实施这些措施，在产品科研
3、开发阶段，就必须有相应的考虑。1、什么是可测试性可测试性的意义可理解为：测试工程师可以用尽可能简单的方法来检测某种元件的特性，看它能否满足预期的功能。简单地讲就是：l检测产品是否符合技术规范的方法简单化到什么程度？l编制测试程序能快到什么程度？l发现产品故障全面化到什么程度？l接入测试点的方法简单化到什么程度？为了达到良好的可测试必须考虑机械方面和电气方面的设计规程。当然，要达到最佳的可测试性，需要付出一定代价，但对整个工艺流程来说，它具有一系列的好处，因此是产品能否成功生产的重要前提。2、为什么要发展测试友好技术过去，若某一产品在上一测试点不能测试，那么这个问题就被简单地推移到直一个测试点上
4、去。如果产品缺陷在生产测试中不能发现，则此缺陷的识别与诊断也会简单地被推移到功能和系统测试中去。相反地，今天人们试图尽可能提前发现缺陷，它的好处不仅仅是成本低，更重要的是今天的产品非常复杂，某些制造缺陷在功能测试中可能根本检查不出来。例如某些要预先装软件或编程的元件，就存在这样的问题。（如快闪存储器或ISPs：In-System Programmable Devices系统内可编程器件）。这些元件的编程必须在研制开发阶段就计划好，而测试系统也必须掌握这种编程。测试友好的电路设计要费一些钱，然而，测试困难的电路设计费的钱会更多。测试本身是有成本的，测试成本随着测试级数的增加而加大；从在线测试到功
5、能测试以及系统测试，测试费用越来越大。如果跳过其中一项测试，所耗费用甚至会更大。一般的规则是每增加一级测试费用的增加系数是10倍。通过测试友好的电路设计，可以及早发现故障，从而使测试友好的电路设计所费的钱迅速地得到补偿。3、文件资料怎样影响可测试性只有充分利用元件开发中完整的数据资料，才有可能编制出能全面发现故障的测试程序。在许多情况下，开发部门和测试部门之间的密切合作是必要的。文件资料对测试工程师了解元件功能，制定测试战略，有无可争议的影响。为了绕开缺乏文件和不甚了解元件功能所产生的问题，测试系统制造商可以依靠软件工具，这些工具按照随机原则自动产生测试模式，或者依靠非矢量相比，非矢量方法只能
6、算作一种权宜的解决办法。测试前的完整的文件资料包括零件表，电路设计图数据（主要是CAD数据）以及有关务元件功能的详细资料（如数据表）。只有掌握了所有信息，才可能编制测试矢量，定义元件失效样式或进行一定的预调整。某些机械方面的数据也是重要的，例如那些为了检查组件的焊接是否良好及定位是否所需要的数据。最后，对于可编程的元件，如快闪存储器，PLD、FPGA等，如果不是在最后安装时才编程，是在测试系统上就应编好程序的话，也必须知道各自的编程数据。快闪元件的编程数据应完整无缺。如快闪芯片含16Mbit的数据，就应该可以用到16Mbit，这样可以防止误解和避免地址冲突。例如，如果用一个4Mbit存储器向一
7、个元件仅仅提供300Kbit数据，就可能出现这种情况。当然数据应准备成流行的标准格式，如Intel公司的Hex或Motorola公司的S记录结构等。大多数测试系统，只要能够对快闪或ISP元件进行编程，是可以解读这些格式的。前面所提到的许多信息，其中许多也是元件制造所必须的。当然，在可制造性和可测试性之间应明确区别，因为这是完全不同的概念，从而构成不同的前提。4、良好的可测试性的机械接触条件如果不考虑机械方面的基本规则，即使在电气方面具有非常良好的可测试性的电路，也可能难以测试。许多因素会限制电气的可测试性。如果测试点不够或太小，探针床适配器就难以接触到电路的每个节点。如果测试点位置误差和尺寸误
8、差太大，就会产生测试重复性不好的问题。在使用探针床配器时，应留意一系列有关套牢孔与测试点的大小和定位的建议。5、最佳可测试性的电气前提条件电气前提条件对良好的可测试性，和机械接触条件一样重要，两者缺一不可。一个门电路不能进行测试，原因可能是无法通过测试点接触到启动输入端，也可能是启动输入端处在封装壳内，外部无法接触，在原则上这两情况同样都是不好的，都使测试无法进行。在设计电路时应该注意，凡是要用在线测试法检测的元件，都应该具备某种机理，使各个元件能够在电气上绝缘起来。这种机理可以借助于禁止输入端来实现，它可以将元件的输出端控制在静态的高欧姆状态。虽然几乎所有的测试系统都能够逆驱动（Backdr
9、iving）方式将某一节点的状态带到任意状态，但是所涉及的节点最好还是要备有禁止输入端，首先将此节点带到高欧姆状态，然后再“平缓地”加上相应的电平。同样，节拍发生器总是通过启动引线，门电路或插接电桥从振荡器后面直接断开。启动输入端决不可直接与电路相连，而是通过100欧姆的电阻与电路连接。每个元件应有自己的启动，复位或控制引线脚。必须避免许多元件的启动输入端共用一个电阻与电路相连。这条规则对于ASIC元件也适用，这些元件也应有一个引线脚，通过它，可将输出端带到高欧姆状态。如果元件在接通工作电压时可实行复位，这对于由测试器来引发复位也是非常有帮助的。在这种情况下，元件在测试前就可以简单地置于规定的
10、状态。不用的元件引线脚同样也应该是可接触的，因为在这些地方未发现的短路也可能造成元件故障。此外，不用的门电路往往在以后会被利用于设计改进，它们可能会改接到电路中来。所以同样重要的是，它们从一开始就应经过测试，以保证其工件可靠。6、改进可测试性使用探针床适配器时，改进可测试性的建议套牢孔ll呈对角角线配置置l定位精精度为0.05mmm（2mmil）l直径精精度为0.0766/-00mm（+3/-0mmil）l相对于于测试点点的定位位精度为为0.05mmm（2mmil）l离开元件件边缘距距离至少少为3mmml不可穿穿通接触触测试点ll尽可能能为正方方形l测试点点直径至至少为0.888mmm（35m
11、mil）l测试点点大小精精度为0.0766mm（3mmil）l测试点点之间间间隔精度度为0.0766mm（3mmil）l测试点点间隔尽尽可能为为2.55mmll镀锡，端端面可直直接焊接接l距离元元件边缘缘至少为为3mmml所有测测试点应应可能处处于插件件板的背背面l测试点点应均匀匀布在插插件板上上l每个节节点至少少有一个个测试点点（100通道道）l备用或或不用的的门电路路都有测测试点ll供电电电源的多多外测试试点分布布在不同同位置元元件标志志l标志文文字同一一方向ll型号、版版本、系系列号及及条形码码明确标标识l元件名名称要清清晰可见见，且尽尽可能直直接标在在元件近近旁7、关于快快闪存储储器和
12、其其它可编编程元件件快闪存存储器的的编程时时间有时时会很长长（对于于大的存存储器或或存储器器组可达达1分钟）。因因此，此此时不容容许有其其它元件件的逆驱驱动，否否则快闪闪存储器器可能会会受到损损害。为为了避免免这种情情况，必必须将所所有与地地址总线线的控制制线相连连的元件件置于高高欧姆状状态。同同样，数数据总线线也必须须能够被被置于隔隔绝状态态，以确确保快闪闪存储器器为空载载，并可可进行下下步编程程。系统统内可编编程元件件（ISP）有一一些要求求，如Altteraa，XillinXX和Latttucce等公司司的产品品，还有有其它一一些特殊殊要求。除除了可测测试性的的机械和和电气前前提条件件应
13、得到到保证外外，还要要保证具具有编程程和确证证数据的的可能性性。对于于Altteraa和Xillinxx元件，使使用了连连串矢量量格式（Serriall Veectoor FFormmat SVFF），这这种格式式近期几几乎已发发展成为为工业标标准。许许多测试试系统可可以对这这类元件件编程，并并将连串串矢量格格式（SVF）内的的输入数数据用于于测试信信号发生生器。通通过边界界扫描键键（Bouundaary-Scaan-KKettte JJTAGG）对这这些元件件编程，也也将连串串数据格格式编程程。在汇汇集编程程数据时时，重要要的是应应考虑到到电路中中全部的的元件链链，不应应将数据据仅仅还还原给
14、要要编程的的元件。编程时，自动测试信号发生器考虑到整个的元件链，并将其它元件接入旁路模型中。相反，Lattice公司要求用JEDEC格式的数据，并通过通常的输入端和输出端并行编程。编程后，数据还要用于检查元件功能。开发部门提供的数据应尽可能地便于测试系统直接应用，或者通过简单转换便可应用。8、对于边界扫描（JTAG）应注意什么由基于复杂元件组成精细网格的组件，给测试工程师只提供很少的可接触的测试点。此时也仍然可能提高可测试性。对此可使用边界扫描和集成自测试技术来缩短测试完成时间和提高测试效果。对于开发工程师和测试工程师来说，建立在边界扫描和集成自测试技术基础上的测试战略肯定会增加费用。开发工程
15、师必然要在电路中使用的边界扫描元件（IEEE-1149.1-标准），并且要设法使相应的具体的测试引线脚可以接触（如测试数据输入-TDI，测试数据输出-TDO，测试钟频-TCK和测试模式选择-TMS以及ggf.测试复位）。测试工程师给元件制定一个边界扫描模型（BSDL-边界扫描描述语言）。此时他必须知道，有关元件支持何种边界扫描功能和指令。边界扫描测试可以诊断直至引线级的短路和断路。除此之外，如果开发工程师已作规定，可以通过边界扫描指令“RunBIST”来触发元件的自动测试。尤其是当电路中有许多ASICs和其它复杂元件时，对于这些元件并不存在惯常的测试模型，通过边界扫描元件，可以大大减少制定测试模型的费用。时间和成本降低的程度对于每个元件都是不同的。对于一个有IC的电路，如果需要100发现，大约需要40万个测试矢量，通过使用边界扫描，在同样的故障发现率下，测试矢量的数目可以减少到数百个。因此，在没有测试模型，或接触电路的节点受到限制的条件下，边界扫描方法具有特别的优越性。是否要采用边界扫描，是取决于开发利用和制造过程中增加的成本费用。衽边界扫描必须和要求
