《频率合成技术》由会员分享，可在线阅读，更多相关《频率合成技术（11页珍藏版）》请在金锄头文库上搜索。
1、频率合成技术一、频率合成技术简述频率合成技术起步于上世纪30 年代，至今已有七十年的历史。其原理是通 过一个或多个参考信号源的线性运算，在某一频段内，产生多个离散频率点。基 于此原理制成的频率源称为频率合成器。频率合成器是现代电子系统的重要组成部分，是决定整个电子系统系统性能 的关键设备，不仅在通信、雷达、电子对抗等军事领域，更在广播电视、遥控遥 测、仪器仪表等民用领域得到了广泛的应用。随着电子技术在各领域内占有越来 越重要的地位，现代雷达和精确制导等高精尖电子系统对频率合成器的各项指标 提出了越来越高的要求，推动了频率合成技术的发展。频率合成器的主要性能指标包括：(1) .输出频率范围，是频
2、率合成器输出的最低频率和最高频率之间的变化范 围。一般来说，输出的带宽越高越容易满足系统对于频率源的需求。(2) .频率分辨率，是输出频率两个相邻频率点之间的最小间隔。作为标准信 号源的频率合成器，频率分辨率越精细越好。(3) .频率切换时间，是输出频率由一个频率切换到另一个指定的频率的时间， 电子对抗时的频率跳变对此有着极高的要求。(4) .频谱纯度，频谱的噪声包括杂散分量和相位噪声两方面，杂散又称为寄 生信号，主要由频率合成过程中的非线性失真产生；相位噪声是衡量输出信号相 位抖动大小的参数。(5) .频率稳定度，是指在规定的时间间隔内，频率合成器输出频率偏离指定 值的数值，由作为参考信号源
3、的时钟和各种随机噪声决定。.调制性能，频率合成器是否具有调幅(AM)、调频(FM)和调相(PM)功能。初期的频率合成技术采用一组晶体组成的晶体振荡器，输出频率点由晶体个 数决定，频率准确度和稳定度由晶体性能决定，频率切换由人工手动完成。随着 时间的推移，频率合成技术理论的完善和微电子技术的发展，后来的科学家不断 的提出了若干频率合成方法，现代的频率合成技术主要经历了三个阶段：直接模 拟频率合成、间接频率合成和直接数字频率合成。直接模拟频率合成(Direct Frequency Synthesis,DS)技术也是一种早期的频率 合成技术，使用一个或几个晶体振荡器作为参考频率源，通过分频、混频和倍
4、频 的方法对参考源频率进行加减乘除的运算，然后用滤波器处理杂散频率得到需求 的不同频率。优点在于频率转换时间短、相位噪声低，但由于结构复杂造成频率 合成器的体积大而笨重，转换过多容易产生杂散分量且难于抑制，功耗大而不稳 定，最终成本高昂。采用这种技术的设备已经基本淘汰。间接频率合成(Indirect Frequency Synthesis,IS)技术，是上世纪40年根据控制 理论的线性伺服环路发展起来的频率合成技术。又称为锁相式频率合成 (Phase LockedLoop Frequency Synthesis,PLLFS)技术，原因在于它的工作原理是把一个或 者多个基准频率源通过倍频、混频和
5、分频等，产生大量的谐波或组合频率，使用 锁相环由压控振荡器锁定某一频率间接产生所需要的频率。常用结构是数模混合 的锁相环，主要包括数字鉴相器、分频器、模拟环路滤波和压控振荡器等电路。 优点在于相噪低，杂散抑制高，输出频带范围大，频率稳定度高，并且因为避免 大量使用滤波器，基于这种技术的频率合成器容易集成化。典型的单片PLL频率 合成器包括 Motorola 公司的 MC145151、MC145170， Qualcomm 公司的 Q3236 和National Semiconductor公司的LMX2325、LMX2326等。但由于锁相环本身的 惰性，输出信号的转换需要跟踪捕获过程，造成频率切换
6、时间较长。直接数字频率合成(Digtial Direct Freque ncy Syn thesis,DDS)技术1971年首先由J.Tireney 提出，是一种全新的频率合成方法，也是频率合成技术的一次革命。其 原理为根据采样定理，利用全数字的方法产生与频率相对应的相位序列，并将此 相位序列作为寻址转换成幅度序列，该幅度序列再经过数模转换和低通滤波以后 就可得到所需要的特定模拟波形。现代的集成电路技术和数字信号处理技术的研 究成果都在DDS上有所体现，并且它们的发展直接推动了 DDS技术的发展，使 得各种先进算法和结构层出不穷。这些都是 DDS 相对其它传统频率合成技术的 极大优势。 DDS
7、 的主要优点包括频率转换时间短、频率分辨率极高、任意波形输 出、主要部件全数字化便于集成、可靠性高、方便调制等。各大公司纷纷研制和 推出了基于直接数字合成技术的产品，其中AnalogDevice公司的AD983X,AD985X 和AD995X系列，Qualcomm公司的Q2334、Q2220等都是性价比较高的芯片。 尤其是以GaAs和InP工艺制造的DDS芯片，输出频率可以达到GHz级，单单在 性能上已经达到了前一代锁相环技术的标准。二、PLL系统一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和 低通滤波器（LPF）三个基本电路组成，如图1。图 1.PLL 基本原理框图
8、F = A B + A B2.1鉴相器（PD）构成鉴相器的电路形式很多，这里只简单的介绍其中的一种。异或门鉴相器 异或门的逻辑真值表示于表 1，图 2 是逻辑符号图。图 2 逻辑符号图从表1可知，如果输入端A和B分别送入占空比为50%的信号波形，则 当两者存在相位差DQ时，输出端F的波形的占空比与A0有关，见图3。将F 输出波形通过积分器平滑，则积分器输出波形的平均值，它同样与有关，这 样，我们就可以利用异或门来进行相位到电压的转换，构成相位检出电路。于是 经积分器积分后的平均值（直流分量）为：U = Vdd * 0/n 不同的&,有不同的直流分量ud。e与u的关系可用图4来描述。从图 中可知
9、，两者呈简单线形关系：Ud = Kd *& (2)； Kd为鉴相灵敏度。MU图3.时序图图4. Ud e关系图22压控振荡器(VCO)压控振荡器是振荡频率3。受控制电压UF (t)控制的振荡器，即是一种电 压频率变换器。VCO的特性可以用瞬时频率30 (t)与控制电压UF (t)之间的关系曲线来表示。未加控制电压时(但不能认为就是控制直流电压为 0， 因控制端电压应是直流电压和控制电压的叠加)， VCO 的振荡频率，称为自由 振荡频率3om,或中心频率，在VCO线性控制范围内，其瞬时角频率可表示为： 3o(t) = 3om + K0 UF(t)式中，K0 - CO控制特性曲线的斜率，常称为VC
10、O的控制灵敏度，或称压控灵 敏度。2.3 环路滤波器这里仅讨论无源比例积分滤波器如图 5。其传递函数为：式中：T = RC; t2 = R2C。图 5. 无缘比例积分滤波器原理图2.4 锁相环的相位模型及传输函数图 6.锁相环相位模型图 6 为锁相环的相位模型。要注意一点，锁相环是一个相位反馈系统，在 环路中流通的是相位，而不是电压。因此研究锁相环的相位模型就可得环路的完 整性能。由图6 可知：(1) 当 A 点断开环路时，锁相环的开环相位传输函数为：KL(S)=W m(2) 环路闭合时的相位传输函数为：H(S) %(国_氏瞌心(3) 环路闭合时的相位误差传输函数为：He(S)=盼一总局-匹-
11、 占 炖Ei 盼札瓦冬禺当环路滤波器选用无源比例积分滤波器时，经推导可得：讨 +2詢 -H (S)=0 +2边盼込式中,T = RC ,T2 = R2C。巧+町同样可得：便十玉EHe(S) =浙+2險S +聲称为系统的固有频率或自然角频率；x称为系统的阻尼系数。n要注意的是上面讨论中的指的是输入信号相位的变化角频率，而不是输 n入信号本身的角频率。如输入信号是调频信号，则指的是调制信号的角频率 n而不是载波的角频率。三、DDS系统3.1 基本原理DDS的基本原理是利用采样定理，通过查表法产生波形。DDS的结构有很多种, 其基本的电路原理可用图 7 来表示。图 7.DDS 的原理框图相位累加器由
12、 N 位加法器与 N 位累加寄存器级联构成。每来一个时钟脉冲 fs,加法器将频率控制字k与累加寄存器输出的累加相位数据相加，把相加后的 结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用 后所产生的新相位数据反馈到加法器的输入端,以使加法器在下一个时钟脉冲的 作用下继续与频率控制字相加。这样, 相位累加器在时钟作用下, 不断对频率控制 字进行线性相位累加。由此可以看出,相位累加器在每一个时钟脉冲输入时,把频 率控制字累加一次,相位累加器输出的数据就是合成信号的相位 ,相位累加器的 溢出频率就是DDS输出的信号频率。用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址
13、，这样就可把 存储在波形存储器内的波形抽样值(二进制编码)经查找表查出,完成相位到幅值 转换。波形存储器的输出送到D/A转换器,D/A转换器将数字量形式的波形幅值 转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分 量, 以便输出频谱纯净的正弦波信号。3.2 DDS 的性能特点DDS 在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集 成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平,为系 统提供了优于模拟信号源的性能。(1)输出频率相对带宽较宽输出频率带宽为50%fs(理论值)。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制,实际的
14、输出频率带宽仍能达到 40%fs。(2) 频率转换时间短DDS 是一个开环系统,无任何反馈环节,这种结构使得 DDS 的频率转换时间 极短。事实上,在 DDS 的频率控制字改变之后,需经过一个时钟周期之后按照新 的相位增量累加,才能实现频率的转换。因此,频率转换的时间等于频率控制字 的传输时间,也就是一个时钟周期的时间。时钟频率越高 ,转换时间越短。 DDS 的频率转换时间可达纳秒数量级 ,比使用其它的频率合成方法都要短数个数量 级。若时钟fs的频率不变,DDS的频率分辨率就由相位累加器的位数N决定。 只要增加相位累加器的位数 N 即可获得任意小的频率分辨率。目前, 大多数 DDS 的分辨率在
15、 1Hz 数量级, 许多小于 1mhz 甚至更小。(4) 相位变化连续改变 DDS 输出频率, 实际上改变的每一个时钟周期的相位增量, 相位函数的 曲线是连续的, 只是在改变频率的瞬间其频率发生了突变, 因而保持了信号相位 的连续性。(5) 输出波形的灵活性只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM, 即可以方便灵活地实现调频、调相和调幅功能, 产生 FSK、 PSK、 ASK 和 MSK 等信 号。另外, 只要在 DDS 的波形存储器存放不同波形数据, 就可以实现各种波形输 出, 如三角波、锯齿波和矩形波甚至是任意的波形。当 DDS 的波形存储器分别存 放正弦和余弦函数表时, 既可得到正交的两路输出。(6) 其他优点由于 DDS 中几乎所有部件都属于数字电路,易于集成,功耗低、体积小、重 量轻、可靠性高,且易于程控,使用相当灵活,因此性价比极高。DDS 也有局限性 ,主要表现在：（1）输出频带范围有限由于DDS内部DAC和波形存储器（ROM）的工作速度限制，使得DDS输出的最高 频率有限。目前市场上采用CMOS、TYL、ECL工艺制作的DDS芯片,工作频率一般 在几十MHz至400MHz左右。采用GaAs工艺的DDS芯片工作频率可达2GHz左右。（2）输出杂散大由于DDS采用全数字结构，不可
