《数字电子技术题库》由会员分享，可在线阅读，更多相关《数字电子技术题库（29页珍藏版）》请在金锄头文库上搜索。
1、一、 选择题1. 求逻辑函数的最简与或式（ ）2.函数F(A,B,C)=AB+BC+AC的最小项表达式为( ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）C F(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）3. 求逻辑函数的最简与或式 A. B. C. D. 14. 求逻辑函数的最简与或式 A. B. C. D. 5. 求逻辑函数最简与或式（ ）6. 函数的最简与或式（ ）7. 逻辑函数，最少需要几个与非门可以实现此逻辑（ ）(A) 2 (B) 3 (C) 4 (D) 58. 逻辑函数约束条件的最简与或式（ ）9. 逻
2、辑函数的标准与或式为（ ）10. 图中门电路为74系列TTL门。要求当VIVIH时，发光二极管D导通并发光，且发光二极管导通电流约为10mA，下列说法正确的是（ ）(A)两个电路都不能正常工作(B)两个电路都能正常工作(C)电路（A）可以正常工作(D)电路（B）可以正常工作11. 74HC00为CMOS与非门采用+5V电源供电，输入端在下面哪种接法下属于逻辑0（ ）A输入端接地 B. 输入端接高于3.6V电源 C. 输入端悬空 D. 输入端接同类与非门的输出高电平3.6V12. 下列说法正确的是（ ）(A)组合逻辑电路的输出不仅和该时刻的输入有关，还与电路原来的状态有关(B)常用的组合逻辑电路
3、有编码器、译码器、加法器、比较器、寄存器(C)组合逻辑电路可能发生竞争冒险(D)组合逻辑电路需要用状态方程来描述其逻辑功能13. 用8选1数据选择器实现函数，A2、A1、A0分别接A、B、C，下列选项正确的是( ) 4分(A) (B) (C) (D) 14. 8线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ ）。A111 B. 010 C. 000 D. 10115. 十六路数据选择器的地址输入（选择控制）端有（ ）个。A16 B.2 C.4 D.816. 已知74LS138译码器的输入三个使能端（E3=1， E1=E2=0）时，地址码A2A1A0=011，则输
4、出 Y7 Y0是( ) 。 A. B. C. D. 17. 设计一个全加器，选择哪个方案可以实现（ ）(A)编码器和必要的门电路 (B)数值比较器和必要的门电路(C)二进制译码器和必要的门电路 (D)7段显示译码器和必要的门电路18. 函数F=AB+BC，使F=1的输入ABC组合为( )AABC=000BABC=010 CABC=101DABC=11019. 已知某电路的真值表如下，该电路的逻辑表达式为( )。A B. C DABCYABCY0000100000111011010011010111111120. 下列选项中是8421BCD码的是( )A. 0101 B. 1010 C. 110
5、0 D. 111121. 逻辑函数的最简与或式是( ) A. 1 B. C. A D. A+B+C22. 欲对全班40个学生以二进制代码表示，至少需要二进制码的位数是( ) A. 6 B. 5 C. 10 D. 5323. 以下式子中不正确的是（ ）A. B. C. D. 24. 在数字电路中，稳态时三极管一般工作在( )状态。在图示电路中，若，则三极管T( ),此时=( ) A开关，截止，3.7V B放大，截止，5V C开关，饱和，0.3V D开关，截止，5V25. 数字电路中的工作信号为( )。A. 脉冲信号 B. 随时间连续变化的电信号 C.直流信号 D.模拟信号26. 下列等式不成立的
6、是( )A. AB+AC+BC=AB+BC B. (A+B)(A+C)=A+BC C. A+AB=A D. 27. 最小项逻辑相邻项是（ ）A.ABCD B. C. D.28. 下列逻辑门类型中，可以用（ ）一种类型门实现另三种基本运算。 A与非门 B非门 C或门 D与门 29. n个变量的最小项是 。 A.n个变量的积项，它包含全部n个变量，每个变量可用原变量或非变量。 B.n个变量的和项，它包含全部n个变量，每个变量可用原变量或非变量。C.n个变量的积项，它包含全部n个变量，每个变量仅为原变量。 D.n个变量的和项，它包含全部n个变量，每个变量仅为非变量。30. 三态门输出高阻状态时，是正
7、确的说法。A.用电压表测量指针不动 B.相当于悬空C.电压不高不低D.测量电阻指针不动31. 对于TTL与非门闲置输入端的处理，可以。A.接电源B.通过电阻3k接电源C.接地D.与有用输入端并联32. CMOS数字集成电路与TTL数字集成电路相比突出的优点是。A.微功耗B.高速度C.高抗干扰能力D.电源范围宽33. 如果要将一组并行的输入数据转换为串行输出，则应采用哪种电路（ ）A. 计数器 B. 编码器 C. 数据选择器 D. 数据分配器34. 三位二进制编码器输出与输入端的数量分别为（）A.3个、2个B.3个、8个C.8个、3个D.2个、3个35. 七段显示译码器，当译码器七个输出端状态是
8、abcdefg=0110011，高电平有效，输入一定为（）A.0011B.0110C.0100D.010136. 译码器驱动输出为低电平，则显示器应该选用（）A.共阴极显示器B.共阳极显示器C.两者均可D.不能确定37. 半加器的逻辑功能是（ ）A、两个同位的二进制数相加B、两个二进制数相加C、两个同位的二进制数及来自低位的进位三者相加D、两个二进制数的和的一半38. 全加器的逻辑功能是（ ）A、两个同位的二进制数相加B、两个二进制数相加C、两个同位的二进制数及来自低位的进位三者相加D、不带进位的两个二进制数相加39. 对于两个4位二进制数A（A3A2A1A0）、B（B3B2B1B0），下面说
9、法正确的是（ ）A、如果A3B3，则ABB、如果A3B3，则ABC、如果A0B0，则ABD、如果A0B0，则AB40. 实现多输入、单输出逻辑函数，应选（ ）A、编码器B、译码器C、数据选择器D、数据分配器41. 对于触发器和组合逻辑电路，以下（ ）的说法是正确的。A、两者都有记忆能力 B、两者都无记忆能力C、只有组合逻辑电路有记忆能力 D、只有触发器有记忆能力42. CP有效期间，同步RS触发器的特性方程是（ ）。A、 B、（RS=0） C、 D、（RS=0）43. CP有效期间，同步D触发器特性方程是（ ）。A、 B、 C、 D、44. 对于JK触发器，输入J=0、K=1，CP脉冲作用后，
10、触发器的应为（ ）。A、0 B、1 C、可能是0，也可能是1 D、与有关、45. JK触发器在CP脉冲作用下，若使，则输入信号应为（ ）。A、 B、 C、 D、46. 具有“置0” “置1” “保持” “翻转”功能的触发器叫（A）。A、JK触发器 B、基本RS触发器 C、同步D触发器 D、同步RS触发器47. 仅具有“保持”“翻转”功能的触发器叫（ ）。A、JK触发器 B、RS触发器 C、D触发器 D、T触发器48. 仅具有“翻转”功能的触发器叫（ ）。A、JK触发器 B、RS触发器 C、D触发器 D、T触发器49. 时序逻辑电路中一定包含（ ）A、触发器 B、编码器 C、移位寄存器 D、译码
11、器50. 时序电路某一时刻的输出状态，与该时刻之前的输入信号（ ）A、有关 B、无关 C、有时有关，有时无关 D、以上都不对51. 用n个触发器构成计数器，可得到的最大计数长度为（ ）A、 B、 C、 D、52. 同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（ ）A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有关53. 一位8421BCD计数器，至少需要（ ）个触发器。A、3 B、4 C、5 D、1054. 经过有限个CP，可由任意一个无效状态进入有效状态的计数器是（ ）自启动的计数器。A、能 B、不能 C、不一定能 D、以上都不对55. 寄存器在
12、电路组成上的特点是（ ）A、有CP输入端，无数码输入端。 B、有CP输入端和数码输入端。C、无CP输入端，有数码输入端。 D、无CP输入端和数码输入端。56. 通常寄存器应具有（ ）功能。A、存数和取数 B、清零和置数 C、A和B都有 D、只有存数、取数和清零，没有置数。57. 表示脉冲电压变化最大值的参数叫（ ）。 A、脉冲幅度 B、脉冲宽度 C、脉冲前沿 D、脉冲后沿58. 表示两个相邻脉冲重复出现的时间间隔的参数叫（ ）。A、脉冲周期 B、脉冲宽度 C、脉冲前沿 D、脉冲后沿59. 集成555定时器的输出状态有（ ）A、0状态 B、1状态 C、0和1状态 D、高阻态60. 多谐振荡器能产生（ ）A、正弦波 B、矩形波 C、三角波 D、锯齿波61. 用555定时器构成的施密特触发器的回差电压可表示为（ ）A、 B、 C、 D、62. 施密特触发器常用于对脉冲波形的（ ）。 A、计数 B、寄存 C、延时与定时 D、整形与变换6
