《基于FPGA的数字式相位测量仪的设计与制作》由会员分享，可在线阅读，更多相关《基于FPGA的数字式相位测量仪的设计与制作（73页珍藏版）》请在金锄头文库上搜索。
1、基于FPGA的数字式相位测量仪的设计与制作摘要：本设计给出了基于FPGA核心的数字式相位测量的基本原理与实现方案，实现的是对两列信号的相位差的精确测量并数字显示测量结果。该系统利用可编程逻辑器件为主系统芯片，用VHDL对其进行设计开发，系统由相位测量仪、数字式移相信号发生器和移相网络三个模块构成，整个装置具有原理简单，测量精度高,测量结果显示直观的特点。本次设计在EDA软件开发平台MAX+PLUS上利用硬件描述语言VHDL进行设计编程。关键词：FPGA/CPLD、VHDL、测相仪FPGA-based digital phase-measuring instrument design and p
2、roductionAbstract: The design is based on the FPGA core of the digital phase measurement and realization of the basic principles of the programme, the realization of the two signals in the phase of precision measurement and statistics show that the measurement results. The system of programmable log
3、ic devices based system chips, with their VHDL design and development, the system by the phase-measuring instrument, the digital shift believe that the phase-shifting, generator and a network of three modules, the device has a simple theory, measurement High-precision measurement results show that t
4、he visual characteristics. The design of the EDA software development platform MAX + PLUS on the use of hardware description language VHDL design programming.Key words: FPGA / CPLD；VHDL；measurement of the instrument第1章 绪论1.1 EDA技术概述1.1.1 引言20世纪末，电子技术获得飞速发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力推动社会生产力的发展和社会信息化
5、程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。现代电子技术的核心是EDA技术，其依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合，以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA技术使得设计者的工作仅限于利用软件的方式，即利用硬件描述语言和EDA软件来完成对系统硬件功能的实现。另一方面来看，在现代高新电子产品的设计和生产中，微电子技术和现代电子设计技术是相互促进、相互推动又相互制约的两个技术环节。前者代表了物理层在广度和深度上硬件电路实现的
6、发展，后者则反映了现代先进的电子理论、电子技术、仿真技术、设计工艺和设计技术与最新的计算机软件技术有机的融合和升华。因此，严格地说，EDA技术应该是这两者的结合，是这两个技术领域共同孕育的奇葩。EDA技术已不是某一学科的分支或某种新的技能技术，它应该是一门综合性学科。它融合多学科与一体，又渗透于各学科之中，打破了软件和硬件间的壁垒，使计算机的软件技术和硬件实现、设计效率和产品性能合二为一，它代表了电子设计技术和应用技术的发展方向。1.1.2 EDA技术发展趋势EDA技术的每一次进步，都引起了设计层次上的一次飞跃，从设计层次上分，70年代为物理级设计（CAD），80年代为电路级设计（CAE），9
7、0年代进入到系统级设计（EDA）。物理级设计主要指IC版图设计，一般由半导体厂家完成。 电路级设计：电子工程师接受系统设计任务后，首先确定设计方案，并选择能实现该方案的合适元器件，然后根据具体的元器件设计电路原理图。接着进行第一次仿真，其中包括数字电路的逻辑模拟、故障分析，模拟电路的交直流分析、瞬态分析。在进行系统仿真时，必须要有元件模型库的支持，计算机上模拟的检人输出波形代替了实际电路调试中的信号源和示波器。这一次仿真主要是检验设计方案在功能方面的正确性。 仿真通过后，根据原理图产生的电气连接网络表进行PCB板的自动布局布线。在制作PCB板之前还可以进行PCB后分析，其中包括热分析、噪声及窜
8、扰分析、电磁兼容分析、可靠性分析等，并可将分析后的结果参数反标回电路图，进行第二次仿真，也称为后仿真。后仿真主要是检验PCB板在实际工作环境中的可行性。 由此可见，电路级的EDA技术使电子工程师在实际的电子系统产生前，就可以全面地了解系统的功能特性和物理特性，从而将开发风险消灭在设计阶段，缩短了开发时间，降低了开发成本。 系统级设计： 进人90年代以来，电子信息类产品的开发明显呈现两个特点：一是产品复杂程度提高；二是产品上市时限紧迫。然而，电路级设计本质上是基于门级描述的单层次设计，设计的所有工作（包括设计忙人、仿真和分析、设计修改等）都是在基本逻辑门这一层次上进行的，显然这种设计方法不能适应
9、新的形势，一种高层次的电子设计方法，也即系统级设计方法，应运而生。 高层次设计是一种“概念驱动式”设计，设计人员无须通过门级原理图描述电路，而是针对设计目标进行功能描述。由于摆脱了电路细节的束缚，设计人员可以把精力集中于创造性的方案与概念的构思上，一且这些概念构思以高层次描述的形式输人计算机，EDA系统就能以规则驱动的方式自动完成整个设计。这样，新的概念就能迅速有效地成为产品，大大缩短了，产品的研制周期。不仅如此，高层次设计只是定义系统的行为特性，可以不涉及实现工艺，因此还可以在厂家综合库的支持下，利用综合优化工 具将高层次描述 转换成针对某种工艺优化的网络表，使工艺转化变得轻而易举。利用ED
10、A技术进行电子系统设计的最后目标，是完成专用集成电路ASIC的设计和实现，ASIC作为最终的物理平台，集中容纳了用户通过EDA 技术将电子应用系统的既定功能和技术指标具体实现的硬件实体。随着市场需求的增长，集成工艺水平的可行性以及计算机自动设计技术的不断提高，单片系统，或称系统集成芯片成为IC设计的发展方向。这一发展趋势表现在如下几个方面：(1)超大规模集成电路的集成度和工艺水平不断提高，深亚微米工艺，如0.13m、90nm已经走向成熟，在一个芯片上完成系统级的集成已成为可能。(2)由于工艺线宽的不断缩小，在半导体材料上的许多寄生效应已不能简单被忽略。这就对EDA工具提出更高的要求。可编程逻辑
11、器件开始进入传统的ASIC市场。(3)电子系统的成本、减少系统的体积、设计速度也成为一个产品能否成功的关键因素，促使EDA工具和IP核应用更为广泛。(4)高性能的EDA工具得到长足的发展，其自动化和智能化程度不断提高，为嵌入式系统设计提供了功能强大的开发环境。(5)计算机硬件平台性能大幅度提高，为复杂SoC设计提供了物理基础。此外，随着系统开发对EDA技术的目标器件各种性能要求的提高，ASIC和FPGA将更大程度相互融合。现在，传统ASIC和FPGA之间的界限正变的模糊。系统级芯片不仅集成RAM和微处理器，也集成FPGA。这个EDA和IC设计工业都朝这个方向发展，这并非是FPGA与ASIC制造
12、商竞争的产物，对于用户来说，意味着有了更多的选择。1.2 硬件描述语言VHDL1.2.1 VHDL语言的产生及特点VHDL的英文全名是VHSIC（Very High Speed Integrated CiruitHardwre Description Language）,于1983年由美国国防部（DOD）发起创建，由IEEE（The Institue of Electrical and Electronics Engineers）进一步发展，并在1987年作为“IEEE标准1076”发布。从此，VHDL成为硬件描述语言的业界标准之一。VHDL最显著特点是： (1)与其他的硬件描述语言相比，VH
13、DL具有更强的行为描述能力，决定了它成为系统设计领域最佳的硬件描述语言。(2)对于VHDL完成的一个确定设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转化为门级网表。这种设计突破了传统门级设计中的瓶颈，极大的减少了电路设计的时间和错误发生率，降低了开发成本，缩短了设计周期。(3)VHDL对设计的描述具有相对的独立性，设计者可以不懂硬件的结构，也不必关心最终的目标器件是什么而进行独立的设计。正因为VHDL的硬件描述与具体的工艺和硬件结构无关，VHDL设计程序的硬件实现目标器件有广阔的选择范围。(4)由于VHDL具有类属描述语句和子程序调用等功能，对于已完成的设计，在不改变
14、源程序的前提下，只需改变类属参数或函数，就能改变设计的规模和结构。VHDL语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。用VHDL进行电子系统设计的一个很大的优势是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。1.2.2 基于VHDL的设计方法图1-1给出了自顶向下的设计流程的框图说明，它包括以下设计阶段：图1-1 自顶向下的设计流程与其他的硬件描述语言相比，VHDL具有较强的行为仿真级与综合级的建模功能，这种能远离具体硬件，基于行为描述方式的硬件描述语言恰好满足典型的
15、自顶向下的设计方法，因而能顺应EDA技术发展的趋势，解决现代电子设计应用中出现的各类问题。1.3 可编程逻辑器件可编程逻辑器件PLD是20世纪70年代发展起来的一种新的集成器件。PLD是大规模集成电路技术发展的产物，是一种半定制的集成电路，结合计算机软件技术可以快速、方便的构建数字系统。1.3.1可编程逻辑器件的原理结构框图不论是简单的还是复杂的数字电路系统都是由基本门来构成的，如与门、或门、非门、传输门等。由基本门构成的两类数字电路，一类是组合电路，在逻辑上输出总是当前输入状态的函数；另一类是时序电路，其输出是当前系统状态与当前输入状态的函数，它含有存储元件。人们发现任何组合逻辑电路都可以用
16、与门-或门二级电路实现。同样任何时序电路都可组合电路加上存储元件构成。由此，人们提出了一种可编程电路结构，即乘积项逻辑可编程结构。其原理结构图如图1-2所示：图1-2 基于PLD器件的原理结构图1.3.2可编程器件的分类可编程逻辑器件种类很多，较常见的分类是按照集成度来区分的PLD器件，具体区分时，一般以GAL22V10作为比较，集成度大于GAL22V10称为复杂PLD，反之归类为简单PLD。如下图1-3：图1-3 PLD按集成度分类1.4基于FPGA的EDA开发流程及MAX+plus系统1.4.1 基于FPGA的EDA开发流程(1)设计输入将电路系统以一定的表达方式输入计算机，是在EDA软件平台上对FPGA/CPLD开发的最初步骤，使用EDA工具的设计输入可分为两种类型。 图形输入图形输入通常包括原理
