《CSP装配的可靠性研究》由会员分享，可在线阅读，更多相关《CSP装配的可靠性研究（17页珍藏版）》请在金锄头文库上搜索。
1、CSP 装装配的可可靠性本文对三种种芯片规规模包装装及其装装配的可可靠性进进行比较较。板面焊接点点可靠性性信息的的获得对对于芯片片规模包包装(CCSP, chhip-scaale bacckagge)的的广泛实实施是关关键的。本本文比较较三个不不同的CCSP概概念及其其装配的的可靠性性。另外外，将使使用一个个修饰的的Cofffinn-Maansoon关系系，对一一个专门门的温度度循环范范围，设设计出有有关几种种低输入入/输出出(I/O)包包装的焊焊接点可可靠性的的循环数数据文献献。由喷喷气推进进实验室室(JPPL, Jett Prropuulsiion Labboraatorry, Passa
2、deena, CAA)组织织了一个个微型BBGA协协会，来来探讨有有关包装装类型、II/O数数、PWWB材料料与类型型和制造造变量对对品质和和电路板板可靠性性的相互互作用的的技术问问题。这这里呈现现给大家家的是来来自这个个课题的的最新结结果。小型化的趋趋势通孔(thrrouggh-hholee)和表表面贴装装(suurfaace-mouunt)集成电电路(IIC)包包装的预预计用量量根据市市场的来来源有很很大的不不同。来来自BPPA, UK的的一项计计划如图图一所示示。几个个趋势是是明显的的。双排引引脚包装装(DIIP, duaal iin-llinee paackaage)预计用用量上减减少
3、最多多，从119966年的1160亿亿在十年年内减少少到大约约50亿亿，或者者每年减减少100亿。相相反，表表面贴装装包装的的用量，包包括PQQFP (pllasttic quaad fflatt paack)，预计计在下一一个十年年内会增增加。预预计在五五年内增增加7001880亿，并并且在另另外的五五年内几几乎是稳稳定水平平，只增增加200亿。在在十年内内，COOB(cchipp onn booardd)预计计从500亿增加加到1330亿，图图一中未未显示出出。CSPP和倒装装芯片(fliip-cchipp)包装装的用量量上的增增加是相相同的。预预计在220066年达到到60亿亿。相反反，
4、在相相同十年年里BGGA的增增加预计计是最小小的，达达到只有有15亿亿的总用用量。对对BGAA的预计计表明也也许这些些包装只只是一个个踏步石石，工业业将更广广泛地接接受倒装装芯片(fliip cchipp)和芯芯片规模模包装(CSPP)，因因为它们们更好地地满足小小型化应应用的要要求。为什么采用用芯片规规模包装装(CSSP)？CCSP的的出现提提供裸芯芯片(bbaree diie)与与倒装芯芯片(fflipp chhip)的性能能与小型型的优势势，具有有标准芯芯片包装装的优点点。CSSP设计计成比芯芯片模(diee)面积积或周长长大 11.21.55 倍的的包装。图图二说明明CSPP的两个个概
5、念，包包括具有有1)柔柔性或刚刚性内插插器和22)圆片片级(wwafeer-lleveel)成成型与装装配再分分布的两两种包装装。包装达到如如下的目目的： 为回流焊接接装配工工艺提供供与印刷刷线路板板(PWWB)焊焊盘冶金金兼容的的锡球和和引脚。 重新把芯片片模(ddie)紧密的的间距分分配成在在PWBB制造规规范之内内的间距距水平。 由于小尺寸寸，不允允许重大大的重新新分配；现在的的低成本本PWBB制造限限制了该该技术的的全面采采用，特特别是高高输入输输出(II/O)数。 防止芯片模模的物理理和阿尔尔发射线线(allphaa raadiaatioon)损损坏，提提供散热热的载体体。 使芯片模
6、功功能测试试容易。 微型BGAA的自我我对中(Sellf-AAliggnmeent)如如图三所所示，用用输入输输出(II/O)的可扩扩展性和和制造的的坚固性性，CSSP可分分类成栅栅格阵列列和引脚脚型(无无引脚型型)。列列出了每每个类型型的主要要优点/缺点。密密间距(finne ppitcch)栅栅格阵列列可接纳纳更高的的引脚数数，与BBGA类类似，它它们具有有自我对对中特性性。对BBGA，包包装贴装装要求的的放松已已经广泛泛地认为为与传统统的表面面贴装包包装比较较减少了了焊接点点的缺陷陷。影响自自我对中中的主要要因素是是熔化的的焊锡表表面张力力，它提提供在包包装上到到焊盘的的拉力。反反作用力
7、力是包装装的重量量。对PPBGAA，从共共晶锡球球产生的的拉力大大于来自自陶瓷BBGA(CBGGA)的的部分熔熔化焊接接点或者者传统包包装的锡锡膏熔化化的力。因因此，PPBGAA具有更更好的自自我对中中。BGGA锡球球分布的的对称性性进一步步允许对对BGAA的X和和Y和旋旋转位移移。对于栅栅格式CCSP，熔熔化的表表面张力力比BGGA小得得多，因因为它们们具有较较低的锡锡球量。这这个较小小的表面面张力，配配合CSSP较密密的间距距，可能能阻碍自自我对中中表现，特特别对于于重的包包装。CCSP可可能要求求比500-miil间距距的BGGA更紧紧的贴装装精度。 栅格CSPP显示有有自我对对中，但但
8、是在最最好的偏偏移限制制上存在在不和谐谐： 对于46个个I/OO的栅格格CSPP，只有有25%的偏移移是可接接受的。可可接受的的偏移对对于PBBGA是是62%，对于于CBGGA是550%。Norreikka, Surrfacce MMounnt IInteernaatioonall(SMMI), 19997 另一个研究究者报告告一个880%的的偏移。(Pattriddge, SMMI 119977) 据说在166,1000个焊焊接点中中只有两两个锡桥桥，是由由于外来来材料，没没有来自自贴装不不准确的的缺陷。该该试验是是一个定定性研究究，其中中3000个466 I/O的CCSP是是手放的的，回流
9、流；然后后刻画焊焊点缺陷陷(Baauerr, eet aal, SMII 19997)。 在装配有444 II/O的的CSPP包装的的2000个装配配中，只只检查到到两个焊焊接点短短路(HHuntter, att all, CCHIPPCONN 19998)。 当JPL领领导的微微型BGGA协会会装配330个试试验载体体(每个个载体都都有四个个46 I/OO的CSSP)时时，没有有观察到到缺陷。 当八个具有有1600 I/O的CCSP有有0.22mm的的偏移时时，没有有观察到到缺陷。这这个是针针对0.450.223 mmm直径径的焊盘盘布局(IMAAPS, 19997, p.2566)。 微电
10、子装配配的可靠靠性在包装装附着中中一个主主要的损损坏根源源是改变变系统温温度。当当系统没没有使用用时就关关闭电源源造成更更多的循循环。以以前，电电子硬件件通常长长期地保保持有点点，其结结果是相相对少的的温度循循环，引引起对由由温度循循环影响响的焊接接点的关关注。对对焊接点点的损坏坏最通常常是由下下面因素素引起的的： 包装与板之之间总的的温度膨膨胀系数数(CTTE, coeeffiicieent of theermaal eexpaansiion)不匹配配，引起起应力。包包装和板板也可能能在厚度度上和表表面积上上有温度度梯度。 在元件与PPWB焊焊锡附着着之间的的局部的的CTEE不匹配配。 减少
11、元元件与PPWB的的CTEE不匹配配可减少少循环损损坏，但但是理想想的条件件决定于于元件、PPWB和和焊锡的的温度条条件。具具有比元元件的CCTE稍稍微较高高的、CCTE经经过修整整的PWWB材料料可能是是理想的的，因为为，通常常，总的的CTEE不匹配配占上风风，有热热源芯片片模的元元件比PPWB较较热。还有有其它方方法用来来减少对对焊接点点的损坏坏。底部部充胶(undderffilll)的应应用是一一个常见见的技术术，广泛泛用于板板上芯片片的直接接附着或或者当包包装的引引脚不牢牢固时。其其它不太太传统的的方法目目的是要要在包装装内吸收收芯片模模(diie)与与板之间间的CTTE不匹匹配，或或
12、者外部部地通过过应力吸吸收机构构，减少少焊锡连连接上的的应力。这这些方法法可能引引起它们们本身独独特的损损坏，因因为最脆脆弱的连连接现在在从焊锡锡转移到到附着系系统的其其它区域域。CSP装配配的可靠靠性表一分分类了三三个级别别包装的的装配可可靠性。它它包括对对柔性或或刚性内内插件(intterpposeer)的的包装和和圆片级级包装(waffer-levvel)的可靠靠性试验验数据。其其失效机机制的循循环条件件方面总总结如下下。表一、CSP装配可靠性的数据包装类型简图(不按比例) 循环条件总循环数失效/样品I/O数参考(说明)-196160C-65150C-65150C-55125C-5512
13、5C5.8周期/小时 130116375010001000无充胶*500600 0/30/460/784/78*0/781/83/8 1881884640 DiStefano, T., Fjelstad, J. (1996, April). Chip-scale packaging meets future design needs. Solid State Technology.Greathouse, S. (Feb. 1997). Chip-scale package solutions-The pros and cons. Proceedings of Second Internatio
14、nal Conference on Chip-Scale Packaging. CHIPCON 97.*4/78 right after 1,000 cycles in leadLall, P. (May 1998). Assembly level reliability characterization of chip-scale packages. 48th Electronic Component & Technology Conference.*Internal TAB failure.0100C(温度冲击) 2000充胶900*无充胶PWB1.6mm NA220Ianzone, R. (Feb. 1997). Ceramic CSP: A low cost, adptive interconnect, high density technology. Proceedings of Second International Conference on Chip-Scale Packaging, CHIPCON.*Private Communication 温度膨膨胀系数数经过吸吸收的(CTEE-abbsorrbedd)CSSP表一显显示了对对于一
