《毕业设计（论文）HDB3码编译码电路的设计》由会员分享，可在线阅读，更多相关《毕业设计（论文）HDB3码编译码电路的设计（21页珍藏版）》请在金锄头文库上搜索。
1、 HDB3码编译码电路的设计（陕西理工学院 电信工程系 通信041班，陕西 汉中，723000）摘要：在数字通信中,选择合适在信道中传输的码型是十分重要的,HDB3码（三阶高密度码）是比较常用的信道传输码型,因此HDB3码的编译码就显得非常重要。通过对HDB3编译码原理的分析，提出了一种基于可编程逻辑器件EPM7064LC84-15实现HDB3编译码的方法，给出了软件设计流程、原理图和仿真波形。编译码器已通过硬件下载、测试，可用于实际电路中。此方法中由于CPLD可重复编程的特点，可对其进行在线修改，便于设备的调试和运行。关键词：三阶高密度码；复杂可编程逻辑器件；编译码Design of HDB
2、3 Encoding and Decoding Circuit GaoniniInstructor：Long Guangli(Grade 04 Class 1 Major of communication engineering Department of electronics and information engineering shaanxi university of technology， hanzhong of shaanxi province,723000)Abstract: In digital communication, it is very important for
3、transmitting quality.HDB3 is the abbreviation of High Density Bipolar 3.Its used in digital transmission,so its important to design circuit of HDB3.By analyzing the principle of HDB3 encoding and decoding,this paper gives a novel HDB3 encoding method based on EPM7064LC84-15 and the flow of software
4、design、schematic diagram and the simulated waveform of HDB3 encoder and decoder.Downloading and testing shows that this encoder and decoder has stable performance and therfore can be applied to circuitry.Since CPLD can be reprogrammed,it can be repaired online,thus making it convenient to debug and
5、run the equipment.Key words: HDB3；CPLD；Encoding and Decoding 不要删除行尾的分节符，此行不会被打印I- -目 录摘要：IAbstract:II第1章 绪 论21.1 课题背景21.1.1 EDA技术 简介21.1.2 MaxplusII 简介21.1.3 HDB3码 简介3第2章 方案论证42.1 方案一：基于 XC9572的HDB3编译码器42.2 方案二：基于CPLD的HDB3编解码器5第3章 HDB3编译码电路的设计73.1 HDB3编码器的设计73.1.1 HDB3编码器原理73.1.2 HDB3编码器的设计83.2 HDB3
6、译码器的设计113.2.1 HDB3译码器的原理113.2.2 HDB3译码器的设计123.3 引脚锁定13第4章 编程下载和测试14结 论15致 谢16参考文献17附 录A18附 录B19第1章 绪 论1.1 课题背景1.1.1 EDA技术 简介EDA（Electrical Design Automation,电子设计自动化）技术是现代集成电路及电子整机系统设计科技创新和产业发展的关键技术。当前集成电路技术已进入超深亚微米工艺和片上系统（SOC）阶段，集成化、微型化和系统化的趋势使得集成电路设计及以集成电路为核心的电子系统设计成为一个庞大的系统工程，离开EDA技术集成电路及电子系统设计将寸步
7、难行。 EDA技术教学是培养高素质电子设计人才，尤其是IC设计人才的重要途径。EDA技术的迅速发展，使我国高校电子技术的教学面临严峻挑战，它对教学思路、内容、方法和实验手段等都提出了新的要求。近几年，许多高校正在探索新的面向21世纪的教学方法，引进电子技术的新发展成果，开设EDA课程，加强EDA实验手段，少数重点高校还获得了教育部试点投资，建立起EDA实验室和重点教学基地。概括起来，国内高等院校开展的EDA教学内容主要是在电子、通信类等课程中借助一些EDA工具软件进行演示或要求学生利用工具软件达到设计或分析等要求。例如，在电路分析、数字电路和模拟电路等课程中使用EWB电路辅助设计和分析软件、M
8、atlab专用分析软件和Pspice通用电路分析设计软件等进行电路的交直流分析、频率响应分析、容差分析及电路与电子线路分析设计；在通信电路、通信原理等专业课程,使用SystemView软件进行通信系统动态仿真分析。1.1.2 MaxplusII 简介MAX+PLUS II是美国Altera公司开发可编程逻辑器件的集成环境软件包。该软件提供了一种与工作平台无关,与结构无关的设计环境,用户无需精通可编程逻辑器件内部的复杂结构(视为黑匣子), 只要从集成软件包元件库中调入电原理图(软件包中有近300个预制宏逻辑元件,可用来实现各种数字逻辑,其功能可以涵盖绝大部分TTL电路或通用CMOS电路),再作元
9、件间连线,当打开橡皮筋功能键后 ,元件移动过程中连线就像橡皮筋那样保持着,给出输入或输出引脚标称,然后作自动编译、自动多器件的划分、自动逻辑化简,模块自动试配(找合适的芯片, 自动分配输入输出引脚),定时仿真和分析,自动错误定位(以红框显示错误所在位置)、器件编程和验证,以及综合的在线求助系统;当然也可用模块化高级语言AHDL的布尔逻辑方程式、组合逻辑、时序逻辑或综合逻辑式来描述实现复杂的设计, 并支持输入状态机和真值表输入法;还可用波形设计输入,最适合于时序和重复的函数。尤其Create Default Symbol功能,可把当前文件升级成一个元件对待, 这对常用的通用部件可作一个元件模块处
10、理,这对复杂设计特别有用。从Altera,AMD,Lattice及Xilinx四大公司的软件使用比较,Altera 软件包是最好的。可编程逻辑器件可用LT-48、LP-10、ALL-11、ALL-07、ALL-03加芯片适配器, 在万用编程器上对器件烧录。1.1.3 HDB3码 简介A律PCM四次群 以下的接口码型均为为HDB3码。HDB3码是AMI码的改进型，称为三阶高密度双极性码，它克服了AMI码的长连0串现象，有利于提取位定时信号。第2章 方案论证对HDB3码编译码器的设计，本文提出了两种方案，分别如下所论。2.1 方案一：基于 XC9572的HDB3编译码器211 XC9572 器件介
11、绍XC9572是XILIMX公司生产的一款高性能可编程逻辑器件。它内含4个36V18功能块，并具有1600个可用系统门。其系统结构如图所示。从结构上看，XC9572包含三种单元，即宏单元、可编程I/O单元和可编程内部连线。XILIMX XC9572器件结构如附录A 所示。其主要特点如下：所有可编程管脚间的脚对脚延时均为5；系统的时钟速度可达到125MHZ；具有72个宏单元和1600个可用系统门；可编程次数为10000次；可采用5V在线编程和擦除；拥有强大的管脚锁定能力；每个宏单元都具有可编程低功耗模式；未用的管脚有编程接地能力；提供有编程保密位，可对设计提供加密保护以防止非法读取；外部I/O引
12、脚与3.3V和5V兼容。212 HDB3的编解码及实现原理用XC9572实现HDB3编译码设计主要有编码、时钟提取和译码三部分组成。其中编码部分是根据HDB3编码原理把二进制的时钟和数据信号编码成两路单极性的HDB3码输出。HDB3编码原理框图如图2-1所示。图2-1 HDB3编码原理框图时钟提取是译码的关键部分,原理是32.768MHZ时钟提两路HDB3单级性码的上升沿,并形成宽度2倍于32.768MHZ时钟周期宽度的脉冲,然后用此脉冲复位32.768MHZ始终的16Bit计数器,最后根据16Bit计数器的结果产生2.048MHZ时钟.译码部分比较简单.它根据HDB3码的特点首先检测出极性破
13、坏点,即找出4连零码中添加V码的位置(破坏点位置),其次去掉添加的V码,最后去掉4连零码中添加V码以将其还原成单极性不归零码.HDB3码译码原理框图入图2-2所示.图2-2 HDB3码译码原理框图HDB3码(三阶高密度双极性码),是基带电信设备之间进行基带传输的主要码型之一.它的主要特点是易于提取时钟、不受直流特性影响、具有自检能力、连时钟提取令串小于3个等.E1信号是我国和欧洲国家电信传输网一次群使用的传输系统。E1信号由32个64kbps的PCM话路经过时分复用形成。CCITT建议G.703标准详细规定了HDB3码用于E1信号的标准。用XC9572实现E1信号的HDB3编解码电路比较简单，
14、而且无需可调整外围电路。本设计使用了PC44封装形式的XC9572可编程逻辑器件共有30个可编程I/O引脚、6个电源引脚和4个JTAG引脚。整个设计使用了XC9572器件80%的容量。用XC9572实现HDB3编译码电路原理图如附录B所示。213 HDB3编译码电路原理图在根据上述原理实现HDB3编解码的附录B电路中，BNC1插头送来的HDB3信号经变压器T1、U4及外围器件组成的单双变换电路后将转换成两路单极性码并送给可编程逻辑电路XC9572 U5的43，44脚，然后经过可编程逻辑电路内部解码后，从可编程逻辑电路XC9572 U5的24、25脚输出数据和时钟。从U5的26、27引脚输入的数
15、据和时钟经其内部编码后，将从其2和8脚输出，而后再经过U3以及外围器件和变压器T1组成的单双变换电路形成HDB3码，并从BNC2插头输出。2.2 方案二：基于CPLD的HDB3编解码器221 CPLD 介绍CPLD是Complex PLD的简称，顾名思义，其是一种较PLD为复杂的逻辑元件。CPLD是一种整合性较高的逻辑元件。由于具有高整合性的特点，故其有性能提升，可靠度增加，PCB面积减少及成本下降等优点。CPLD元件，基本上是由许多个逻辑方块（Logic Blocks）所组合而成的。而各个逻辑方块均相似于一个简单的PLD元件（如22V10）。逻辑方块间的相互关系则由可变成的连线架构，将整个逻辑电路合成而成。 常见的CPLD元件有Altera公司的Max5000及Max7000系列。Cypress的Max340及Flash370系列等，一般来说CPLD元件的可逻辑闸数(gate count)约在10007000 Gate 之间。222 HDB3编译码规则HDB3码是AMI码的改进型，称为三阶高密度双极性码，它克服了AMI码的长连0串现象，有利于提取位定时信号。其编码规则如
