《数字电路及逻辑设计试题及答案2套》由会员分享，可在线阅读，更多相关《数字电路及逻辑设计试题及答案2套（8页珍藏版）》请在金锄头文库上搜索。
1、.1. 三极管有NPN和PNP两种类型，当它工作在放大状态时，发射结，集电结；NPN型三极管的基区是型半导体，集电区和发射区是型半导体。2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作逻辑赋值。一种电路假设在正逻辑赋值时为与非门，那么在负逻辑赋值时为。3. 四位二进制编码器有个输入端；个输出端。4. 将十进制数287转换成二进制数是；十六进制数是。5. 根据触发器功能的不同，可将触发器分成四种，分别是触发器、触发器、触发器和触发器。ABY1Y2Y36. 以下图所示电路中，Y1 ；Y2 ；Y3 。1. 当晶体三极管时处于饱和状态。A. 发射结和集电结均处于反向偏置B. 发射结正向偏置，集
2、电结反向偏置C. 发射结和集电结均处于正向偏置2. 在以下三个逻辑函数表达式中，是最小项表达式。A B. C. 3用8421码表示的十进制数45，可以写成A45 B. 101101BCDC. 01000101BCDD. 1011012 4采用OC门主要解决了ATTL与非门不能相与的问题 B. TTL与非门不能线与的问题C. TTL与非门不能相或的问题 5某触发的特性表如下A、B为触发器的输入其输出信号的逻辑表达式为A Qn+1 A B. C. ABQn+1说明00Qn保持010置0101置111Qn翻转三、化简以下逻辑函数，写出最简与或表达式：共20分1 Y2m0，1，8，9，10，112 Y
3、3见如下卡诺图CDAB 000111100001010111110101100101四、分析设计题 (共 30分) 1四选一数据选择器的功能见下表，要实现YA，B，Cm1，4，6，7功能，芯片应如何连接，画出电路连接图需写出必要的解题步骤20分EABCY AB W A EB D0 D1 D2 D3 W1高阻000D0001D1010D2011D3Q1 Q1A CPQ2ACPD Q Q触发器电路如以下图所示，试根据CP及输入波形画出输出端Q1 、Q2 的波形。设各触发器的初始状态均为“010分。CPAQ1Q2数字集成电路根底试题二 评分标准一、填空题共30分。每空2分，第5小题每空1分1. 正偏
4、； 反偏； P； N。2. 正逻辑； 负或非门。3. 16； 4。4. (100011111)2 ； (11F)16 。5. RS；JK；D；T。6. Y1A B； Y2A B+A B ； Y3AB二、选择题(共 20分。每题4分)(1)C 2 A (3) C (4) B (5) C三、化简以下逻辑函数，写出最简与或表达式共20分。第1题6分；第2、3题，每题7分(1) Y1A+B(2) 或 (3) 四、分析设计题 (共 30分。第1题20分；第2题10分)1、 2分化简得：YA,B,CA B CA CA B= A B CA B CA B CA B A B CA B CA B 4分而由功能表可
5、得 YA B D0A B D1A B D2A B D3 4分所以 D0CD10Y AB W A EB D0 D1 D2 D3 “1CD2CD315分图全对5分2、 Q1；Q2的波形各5分。CPAQ1Q2一、 填空题此题总分值20分，共含10道小题，每题2分1. 在权电阻网络D/A 转换器中，=5V，当输入数字量为时输出电压的大小为 V。2. TTL与非门多余输入端的处理方法是 ，能实现总线连接方式的门电路有 。3. 逻辑函数中的 和 统称为无关项。4. 转换为8421BCD码为 ，转换为余三码为 。二、 逻辑函数式的化简此题总分值12分，共含2道小题，每题6分1. 用卡诺图将逻辑函数化为最简与
6、或式：2. 把以下逻辑函数式化简为最简与或式：三、 试用一片8选1数据选择器74HC151设计电路，实现如下功能：既可以实现三人表决遵循少数服从多数原那么功能，又可以实现判断三输入逻辑是否一致如果一致输出结果为高电平的功能：当控制信号M=0时，实现三人表决功能；当M=1时，实现判断三逻辑是否一致的功能。要求给出设计的全过程，并画出逻辑电路图。16分四、 如下图的主从JK触发器电路中，CLK和A的电压波形如下图，试画出Q端对应的电压波形。设触发器的初始状态为Q=0。14分五、 试写出以下图所示时序电路的驱动方程、状态方程和输出方程，画出电路的状态转换表和状态转换图，分析电路的逻辑功能。14分六、
7、 试用一片4位同步二进制计数器74LS161接成十一进制计数器允许附加必要的门电路，采用清零法，并作简要说明。74LS161的引脚图如下所示。12分七、 假设反相输出的施密特触发器输入信号波形如以下图所示，试画出输出信号的波形。施密特触发器的转换电平、已在输入信号波形图上标出。12分信息科技大学 2021 2021 学年第 二 学期 数字电路与逻辑设计课程期末考试试卷A答案八、 填空题此题总分值20分，共含10道小题，每题2分5. 在权电阻网络D/A 转换器中，=5V，当输入数字量为时输出电压的大小为-1.875V。6. TTL与非门多余输入端的处理方法是悬空或者置1，能实现总线连接方式的门电
8、路有三态门。7. 逻辑函数中的约束项和任意项统称为无关项。8. 转换为8421BCD码为1，转换为余三码为0。九、 逻辑函数式的化简此题总分值12分，共含2道小题，每题6分3. 用卡诺图将逻辑函数化为最简与或式：CDAB解：通过方程得到对应的卡诺图为：3分000111100001xx01100x11110x1010xx最后化简得到 3分4. 把以下逻辑函数式化简为最简与或式：解：6分十、 试用一片8选1数据选择器74HC151设计电路，实现如下功能：既可以实现三人表决遵循少数服从多数原那么功能，又可以实现判断三输入逻辑是否一致如果一致输出结果为高电平的功能：当控制信号M=0时，实现三人表决功能
9、；当M=1时，实现判断三逻辑是否一致的功能。要求给出设计的全过程，并画出逻辑电路图。16分解： 由题意，分析可得真值表为： 4分MABCY00000000100010000111010000101101101011111000110010101001011011000110101110011111由真值表可得输出函数表达式为： 2分八选一数据选择器的表达式： 2分将Y化成与之对应的形式，得到：所以有： 4分根据以上结果画出电路图：4分图中，A2=A，A1=B ，A0=C ： 1分 S： 1分 输入端：2分十一、 如下图的主从JK触发器电路中，CLK和A的电压波形如下图，试画出Q端对应的电压波形
10、。设触发器的初始状态为Q=0。14分解：分析可得：CLK时钟信号4段高电平和3段低电平，对应输出Q信号的波形共计7段，每段信号错误扣2分。十二、 试写出以下图所示时序电路的驱动方程、状态方程和输出方程，画出电路的状态转换表和状态转换图，分析电路的逻辑功能。14分解：驱动方程： 2分将驱动方程带入D触发器的特性方程，可以得到状态方程： 2分输出方程为： 2分状态转换表： 3分000010001100010110011001100111101000110010111100状态转换图： 3分分析功能： 2分 当A=0时，是一个加法计数器； 当A=1时，是一个减法计数器。十三、 试用一片4位同步二进制计数器74LS161接成十一进制计数器允许附加必要的门电路，采用清零法，并作简要说明。74LS161的引脚图如下所示。12分解：其中：EP、ET： 2分LD： 2分进位输出： 2分D输入端： 2分Q输出端： 2分与非门： 2分十四、 假设反相输出的施密特触发器输入信号波形如以下图所示，试画出输出信号的波形。施密特触发器的转换电平、已在输入信号波形图上标出。12分解：. v
