《600mhz多端口寄存器文件的设计与实现》由会员分享，可在线阅读，更多相关《600mhz多端口寄存器文件的设计与实现（38页珍藏版）》请在金锄头文库上搜索。
1、电子科学与技术专业毕业论文 精品论文 600MHz多端口寄存器文件的设计与实现关键词：寄存器文件 多端口设计 定向通路 结构优化 电路性能 低阈值技术摘要：基于超长指令字的DSP一般都具有多条指令同时发射、多个功能部件同时执行的特点，要求寄存器文件具备多个读写端口以满足功能部件对寄存器文件的同时访问。提高性能、降低功耗、减小面积是多端口寄存器文件设计的关键。 本文根据XDSP的结构确定了寄存器文件的设计要求，对多端口寄存器文件的全定制设计和实现技术进行了研究。本文的主要工作和贡献集中体现在以下几个方面： 对结构和电路进行优化，提高了寄存器的性能。把读寄存器、运算、写回安排在不同的流水站中，缩短
2、了关键路径。利用时钟偏斜进行了优化，用正向时钟偏斜来提高电路性能。存储内核采用动态读电路和静态推拉结构的写电路来提高读写速度，译码器采用两级静态译码结构并用基于逻辑努力的方法进行优化，减少了11.1的译码时间。定向通路中使用了低阈值技术把延时降低了27.3。 采用门控时钟、多阈值技术、反相读出、多级译码、动静转换等技术降低功耗。所有端口同时工作读端口都读全1时的功耗最大，为52mW，小于同等规模的寄存器文件。 采用端口复用技术减少了版图面积。根据长型数据访问的特点采用了端口复用分体布局技术，将存储阵列中端口数目和译码器数目减少了7个，并完成了与端口复用相关的模块设计，使得寄存器面积最终减少了1
3、9。 对更多端口的寄存器文件进行了研究，讨论了端口数目的增加对存储内核性能的影响，提出了一种改进的字线共享存储内核结构，使得读写延时随端口数目的增长率分别减少了32.9和4.9。 本文在0.13m工艺下完成了一个具有13个读端口9个写端口，容量为3232位、能够在单周期内完成数据写入并读出、含有定向通路的寄存器文件。该寄存器文件在X高频DSP数字信号处理器中流片，频率可以达到625MHz。正文内容 基于超长指令字的DSP一般都具有多条指令同时发射、多个功能部件同时执行的特点，要求寄存器文件具备多个读写端口以满足功能部件对寄存器文件的同时访问。提高性能、降低功耗、减小面积是多端口寄存器文件设计的
4、关键。 本文根据XDSP的结构确定了寄存器文件的设计要求，对多端口寄存器文件的全定制设计和实现技术进行了研究。本文的主要工作和贡献集中体现在以下几个方面： 对结构和电路进行优化，提高了寄存器的性能。把读寄存器、运算、写回安排在不同的流水站中，缩短了关键路径。利用时钟偏斜进行了优化，用正向时钟偏斜来提高电路性能。存储内核采用动态读电路和静态推拉结构的写电路来提高读写速度，译码器采用两级静态译码结构并用基于逻辑努力的方法进行优化，减少了11.1的译码时间。定向通路中使用了低阈值技术把延时降低了27.3。 采用门控时钟、多阈值技术、反相读出、多级译码、动静转换等技术降低功耗。所有端口同时工作读端口都
5、读全1时的功耗最大，为52mW，小于同等规模的寄存器文件。 采用端口复用技术减少了版图面积。根据长型数据访问的特点采用了端口复用分体布局技术，将存储阵列中端口数目和译码器数目减少了7个，并完成了与端口复用相关的模块设计，使得寄存器面积最终减少了19。 对更多端口的寄存器文件进行了研究，讨论了端口数目的增加对存储内核性能的影响，提出了一种改进的字线共享存储内核结构，使得读写延时随端口数目的增长率分别减少了32.9和4.9。 本文在0.13m工艺下完成了一个具有13个读端口9个写端口，容量为3232位、能够在单周期内完成数据写入并读出、含有定向通路的寄存器文件。该寄存器文件在X高频DSP数字信号处
6、理器中流片，频率可以达到625MHz。基于超长指令字的DSP一般都具有多条指令同时发射、多个功能部件同时执行的特点，要求寄存器文件具备多个读写端口以满足功能部件对寄存器文件的同时访问。提高性能、降低功耗、减小面积是多端口寄存器文件设计的关键。 本文根据XDSP的结构确定了寄存器文件的设计要求，对多端口寄存器文件的全定制设计和实现技术进行了研究。本文的主要工作和贡献集中体现在以下几个方面： 对结构和电路进行优化，提高了寄存器的性能。把读寄存器、运算、写回安排在不同的流水站中，缩短了关键路径。利用时钟偏斜进行了优化，用正向时钟偏斜来提高电路性能。存储内核采用动态读电路和静态推拉结构的写电路来提高读
7、写速度，译码器采用两级静态译码结构并用基于逻辑努力的方法进行优化，减少了11.1的译码时间。定向通路中使用了低阈值技术把延时降低了27.3。 采用门控时钟、多阈值技术、反相读出、多级译码、动静转换等技术降低功耗。所有端口同时工作读端口都读全1时的功耗最大，为52mW，小于同等规模的寄存器文件。 采用端口复用技术减少了版图面积。根据长型数据访问的特点采用了端口复用分体布局技术，将存储阵列中端口数目和译码器数目减少了7个，并完成了与端口复用相关的模块设计，使得寄存器面积最终减少了19。 对更多端口的寄存器文件进行了研究，讨论了端口数目的增加对存储内核性能的影响，提出了一种改进的字线共享存储内核结构
8、，使得读写延时随端口数目的增长率分别减少了32.9和4.9。 本文在0.13m工艺下完成了一个具有13个读端口9个写端口，容量为3232位、能够在单周期内完成数据写入并读出、含有定向通路的寄存器文件。该寄存器文件在X高频DSP数字信号处理器中流片，频率可以达到625MHz。基于超长指令字的DSP一般都具有多条指令同时发射、多个功能部件同时执行的特点，要求寄存器文件具备多个读写端口以满足功能部件对寄存器文件的同时访问。提高性能、降低功耗、减小面积是多端口寄存器文件设计的关键。 本文根据XDSP的结构确定了寄存器文件的设计要求，对多端口寄存器文件的全定制设计和实现技术进行了研究。本文的主要工作和贡
9、献集中体现在以下几个方面： 对结构和电路进行优化，提高了寄存器的性能。把读寄存器、运算、写回安排在不同的流水站中，缩短了关键路径。利用时钟偏斜进行了优化，用正向时钟偏斜来提高电路性能。存储内核采用动态读电路和静态推拉结构的写电路来提高读写速度，译码器采用两级静态译码结构并用基于逻辑努力的方法进行优化，减少了11.1的译码时间。定向通路中使用了低阈值技术把延时降低了27.3。 采用门控时钟、多阈值技术、反相读出、多级译码、动静转换等技术降低功耗。所有端口同时工作读端口都读全1时的功耗最大，为52mW，小于同等规模的寄存器文件。 采用端口复用技术减少了版图面积。根据长型数据访问的特点采用了端口复用
10、分体布局技术，将存储阵列中端口数目和译码器数目减少了7个，并完成了与端口复用相关的模块设计，使得寄存器面积最终减少了19。 对更多端口的寄存器文件进行了研究，讨论了端口数目的增加对存储内核性能的影响，提出了一种改进的字线共享存储内核结构，使得读写延时随端口数目的增长率分别减少了32.9和4.9。 本文在0.13m工艺下完成了一个具有13个读端口9个写端口，容量为3232位、能够在单周期内完成数据写入并读出、含有定向通路的寄存器文件。该寄存器文件在X高频DSP数字信号处理器中流片，频率可以达到625MHz。基于超长指令字的DSP一般都具有多条指令同时发射、多个功能部件同时执行的特点，要求寄存器文
11、件具备多个读写端口以满足功能部件对寄存器文件的同时访问。提高性能、降低功耗、减小面积是多端口寄存器文件设计的关键。 本文根据XDSP的结构确定了寄存器文件的设计要求，对多端口寄存器文件的全定制设计和实现技术进行了研究。本文的主要工作和贡献集中体现在以下几个方面： 对结构和电路进行优化，提高了寄存器的性能。把读寄存器、运算、写回安排在不同的流水站中，缩短了关键路径。利用时钟偏斜进行了优化，用正向时钟偏斜来提高电路性能。存储内核采用动态读电路和静态推拉结构的写电路来提高读写速度，译码器采用两级静态译码结构并用基于逻辑努力的方法进行优化，减少了11.1的译码时间。定向通路中使用了低阈值技术把延时降低
12、了27.3。 采用门控时钟、多阈值技术、反相读出、多级译码、动静转换等技术降低功耗。所有端口同时工作读端口都读全1时的功耗最大，为52mW，小于同等规模的寄存器文件。 采用端口复用技术减少了版图面积。根据长型数据访问的特点采用了端口复用分体布局技术，将存储阵列中端口数目和译码器数目减少了7个，并完成了与端口复用相关的模块设计，使得寄存器面积最终减少了19。 对更多端口的寄存器文件进行了研究，讨论了端口数目的增加对存储内核性能的影响，提出了一种改进的字线共享存储内核结构，使得读写延时随端口数目的增长率分别减少了32.9和4.9。 本文在0.13m工艺下完成了一个具有13个读端口9个写端口，容量为
13、3232位、能够在单周期内完成数据写入并读出、含有定向通路的寄存器文件。该寄存器文件在X高频DSP数字信号处理器中流片，频率可以达到625MHz。基于超长指令字的DSP一般都具有多条指令同时发射、多个功能部件同时执行的特点，要求寄存器文件具备多个读写端口以满足功能部件对寄存器文件的同时访问。提高性能、降低功耗、减小面积是多端口寄存器文件设计的关键。 本文根据XDSP的结构确定了寄存器文件的设计要求，对多端口寄存器文件的全定制设计和实现技术进行了研究。本文的主要工作和贡献集中体现在以下几个方面： 对结构和电路进行优化，提高了寄存器的性能。把读寄存器、运算、写回安排在不同的流水站中，缩短了关键路径
14、。利用时钟偏斜进行了优化，用正向时钟偏斜来提高电路性能。存储内核采用动态读电路和静态推拉结构的写电路来提高读写速度，译码器采用两级静态译码结构并用基于逻辑努力的方法进行优化，减少了11.1的译码时间。定向通路中使用了低阈值技术把延时降低了27.3。 采用门控时钟、多阈值技术、反相读出、多级译码、动静转换等技术降低功耗。所有端口同时工作读端口都读全1时的功耗最大，为52mW，小于同等规模的寄存器文件。 采用端口复用技术减少了版图面积。根据长型数据访问的特点采用了端口复用分体布局技术，将存储阵列中端口数目和译码器数目减少了7个，并完成了与端口复用相关的模块设计，使得寄存器面积最终减少了19。 对更
15、多端口的寄存器文件进行了研究，讨论了端口数目的增加对存储内核性能的影响，提出了一种改进的字线共享存储内核结构，使得读写延时随端口数目的增长率分别减少了32.9和4.9。 本文在0.13m工艺下完成了一个具有13个读端口9个写端口，容量为3232位、能够在单周期内完成数据写入并读出、含有定向通路的寄存器文件。该寄存器文件在X高频DSP数字信号处理器中流片，频率可以达到625MHz。基于超长指令字的DSP一般都具有多条指令同时发射、多个功能部件同时执行的特点，要求寄存器文件具备多个读写端口以满足功能部件对寄存器文件的同时访问。提高性能、降低功耗、减小面积是多端口寄存器文件设计的关键。 本文根据XD
16、SP的结构确定了寄存器文件的设计要求，对多端口寄存器文件的全定制设计和实现技术进行了研究。本文的主要工作和贡献集中体现在以下几个方面： 对结构和电路进行优化，提高了寄存器的性能。把读寄存器、运算、写回安排在不同的流水站中，缩短了关键路径。利用时钟偏斜进行了优化，用正向时钟偏斜来提高电路性能。存储内核采用动态读电路和静态推拉结构的写电路来提高读写速度，译码器采用两级静态译码结构并用基于逻辑努力的方法进行优化，减少了11.1的译码时间。定向通路中使用了低阈值技术把延时降低了27.3。 采用门控时钟、多阈值技术、反相读出、多级译码、动静转换等技术降低功耗。所有端口同时工作读端口都读全1时的功耗最大，为52mW，小于同等规模的寄存器文件。 采用端口复用技术减少了版图面积。根据长型数据访
