《时钟和延迟的一些定义》由会员分享，可在线阅读，更多相关《时钟和延迟的一些定义（3页珍藏版）》请在金锄头文库上搜索。
1、时钟和延迟1：周期与最高频率图1 所示电路的最小时钟周期tCLK= MicrotCO+t +t +Microt -tLOGIC NET SU CLK_SKEW其中， t=t -tCLK_SKEW CD1 CD2tCLK时钟的最小周期MicrotCO寄存器固有的时钟输出延迟tLOGIC同步元件之间的组合逻辑延迟tNET线网延迟MicrotSu寄存器固有的时钟建立时间tCLK_SKEW时钟偏斜tLOGIC图 1 时钟周期的计算公式中最小时钟周期的倒数即最高频率，用fMAX表示：f =1/tMAX CLKfMAX能综合体现设计的时序性能，是最重要的时序指标之一。2：时钟建立时间时钟建立时间(Cloc
2、k Setup Time)常用tSU表示。想要正确采样数据，就必须使数据和 使能信号在有效时钟沿到达前就准备好。所谓时钟建立时间就是指时钟到达前，数据和使能 信号已经准备好的最小时间间隔。图2所示电路的tSU为；tSU= Data Delay-Clock Delay+MicrotSU式中Microtsu指的是触发器内部的固有建立时间，是触发器的国有属性，典型值一般小 于 1ns。Data Delay Microt suClock Delay图 2 时钟建立时间3：时钟保持时间时钟保持时间(Clock Hold Time)常用tH表示。时钟的保持时间是指能保证有效时钟 沿正确采样数据和使能信号在
3、时钟沿之后的最小稳定时间。tH= Clock Delay- Data Delay+ MicrotH式中MicrotH指的是触发器内部的固有建立时间，是触发器的国有属性，典型值一般小 于 1ns。图 3 时钟保持时间4：时钟输出延迟时钟输出延迟(Clock to Output Delay)常用tCO表示。它指的是在时钟有效沿到数据有 效的最大时间间隔。tCO= Clock Delay+ Data Delay+ MicrotCO式中 MicrotCO 也是一个寄存器的固有属性，指的是寄存器相应时钟有效沿，将数据送 到输出端口的内部延迟参数，典型值一般小于Ins。Clock Delay图 4 时钟输
4、出延迟 5：引脚到引脚的延迟引脚到引脚的延迟(Pin to Pin Delay )常用tpD表示。指信号从输入管脚进来，穿过纯 组合逻辑，到达输出管脚的延迟。由于FPGA的布线矩阵长度固定，所以常用最大tpD标志 FPGA的速度等级。6：SlackSlack是表示设计是否满足时序的一个称谓：正的Slack表示满足时序(时序的余量)， 负的Slack表示不满足时序(时序的缺量)。Slack= Required Clock period- Actual Clock Period Slack= Slack Clock period- MicrotCO+ Data Delay+ MicrotSUSla
5、ck 的计算方法如下图SlackClock PeriodI卡Launching Edge:clklclk2Capturing EdgeData Delay图5 Slack的计算方法Slack的概念中，比较重要的是保持时间Slack (Hold Time Slack),这个概念主要用于 衡量寄存器到寄存器路径上数据稳定采样的最小保持时间是否满足。如果要稳定采样，数据 在目的寄存器上升沿到来后要保持稳定的最小值等于目的寄存器Micros时间。就是当目的 寄存器上升沿到来后，数据保持稳定的时间必须大于等于目的寄存器Micros时间，否则就 不能稳定采样。造成数据保持时间Slack为负，即数据保持时间不够的主要原因是数据路径 的延迟大于时钟路径的延迟。7：时钟偏斜时钟偏斜(Clock Skew)，指一个同源时钟到达两个不同的寄存器时钟端的时间差别。 造成Clock Skew的原因主要是两条时钟路径到达同步元件的长度不同，使用全局时钟资源 驱动设计中的主要时钟信号，能有效地避免这些时钟信号到达各寄存器时钟端的Skew。图6 时钟偏斜
