《基于某VHDL地数字时钟设计和时序仿真》由会员分享，可在线阅读，更多相关《基于某VHDL地数字时钟设计和时序仿真（45页珍藏版）》请在金锄头文库上搜索。
1、毕业设计基于VHDL的数字时钟设计和时序仿真学生某某：学 院：专 业：指导教师：年 月目 录1 引言12 设计概述23 开发工具简介43.1 VHDL语言简介444563.2 Quartus II软件简介6664 数字时钟的设计要求和原理84.1 设计要求84.2 设计原理85 数字时钟模块化设计105.1 分频模块115.2 计时模块131315175.3 报警模块185.4 数据选择模块205.5 译码显示模块226 数字时钟模块化仿真246.1 计时模块仿真图242424256.2 报警模块仿真图256.3 数据选择模块仿真图266.4 译码模块仿真图266.5 数字时钟整体仿真图277
2、 FPGA开发板实验287.1 芯片和器件选择 287.2 外部电路接线 287.2 硬件实物图 288 结论30附录31参考文献42致谢431 引言 随着科学技术的迅猛开展，在计算机技术的推动下电子技术获得了飞速的开展。电子产品几乎渗透到了工业、生活的各个领域，其中集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向开展。基于这种情况，可编程逻辑器件的出现和开展大大改变了传统的系统设计方法。可编程逻辑器件和相应的设计技术主要表现在三个方面：一是可编程逻辑器件的芯片技术；二是适用于可逻辑编程器件的硬件编程技术，三是可编程逻辑器件设计的EDA开发工具,它主要用来进展可编程逻辑器件应用
3、的具体实现1。在本设计中采用了集成度较高的FPGA 可编程逻辑器件，选用了VHDL硬件描述语言和Quartus II开发软件进展设计。VHDL硬件描述语言在电子设计自动化( EDA)中扮演着重要的角色，由于采用了具有多层次描述系统硬件功能的“自顶向下(Top -Down)的全新设计方法，使设计师们摆脱了大量的辅助设计工作，而把精力集中于创造性的方案与概念构思上，用新的思路来开掘硬件设备的潜力，从而极大地提高了设计效率,缩短了产品的研制周期2。Quartus II软件是集成了编辑器、仿真工具、检查/分析工具和优化/综合工具的所有开发工具的一种集成的开发环境，通过该开发环境能够很方便的检验设计的仿
4、真结果以与建立起与可编程逻辑器件的管脚之间对应的关系3。EDA技术是以计算机为工具，根据硬件描述语言HDL完成的设计文件，自动地完成逻辑编译、化简、分割、综合与优化、布线。仿真以与对于特定目标芯片的适配编译和编程下载等工作。典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述，针对给定的硬件系统组件，进展编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。综合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。综合过程就是将电路的高级语言
5、描述转换低级的。可与目标器件FPGA/CPLD相映射的网表文件。适配器的功能是将由综合器产生的王表文件配置与指定的目标器件中，产生最终的下载文件，如JED文件。适配所选定的目标器件(FPGA/CPLD芯片)必须属于在综合器中已指定的目标器件系列。2 设计概述 数字时钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用，数字时钟可植入自动控制、测试等系统内部，作为系统的时钟源，可为系统提供定时信号或中断控制的时间基准，具有广泛的用途。由于数字集成电路的开展使得数字时钟的精度远远超过老式钟表，钟表的数字化给人们生产生活带来了极大的方
6、便，而且大大地扩展了钟表原先的单一报时功能4。参加了一些诸如自动报时、定时闹钟等功能。都是以钟表数字化为根底的。因此，研究数字时钟与扩大其应用，有着非常现实的意义。数字时钟的设计方法有很多种，包括基于单片机的硬件设计、基于各种描述语言的软件设计，本设计采用VHDL语言来设计数字时钟有着多方面的优越性，通过把整个设计分为多个模块依次来实现，减少了众多重复性步骤，合理化了设计过程，使得设计更加省时、快捷，提高了设计效率。目前，电子系统的EDA技术正从着眼与数字逻辑向模拟电路和数模混合电路的方向开展，21世纪是EDA技术飞速开展的时期，可以预见EDA技术将会对今后电子设计的开展产生重大的影响。随着电
7、子技术的开展，集成电路经历了从小规模、中规模到大规模和超大规模集成的过程，应用系统向小型化、快速化、大容量、重量轻的方向开展5；数字系统的设计也已从芯片组合化设计走向单片系的设计。随着微电子和计算机领域的原理创新、技术创新、应用创新层出不穷，许多特定功能的专用集成电路应用日益广泛，用户迫切希望根据自身设计要求自行构造逻辑功能的数字电路，复杂可编程逻辑器件FPGA顺应了这一新的需要。它能将大量逻辑功能集成于一个芯片中，其规模可达几十万或上百门以上，从而电子设计自动化EDA技术应运而生，它是电子产品与系统开发领域中一场革命性变革，EDA技术极大地推动了科学技术的开展6。EDA技术的开展使硬件电路设
8、计软件化，降低了硬件电路设计的难度，使设计周期和产品的开发时间缩短，设计更新变成了程序的修改，适应了千变万化的市场潮流。它的设计输入可以使用硬件描述语言(HDL)，采用“自顶向下的设计方法7，为设计者提供了一个高效、便捷的设计环境，同时也为充分发挥设计人员的创造性提供了条件。EDA技术主要应用于数字电路的设计，目前它在中国的应用多数是用在FPGA的设计中。 EDA技术是现代电子信息工程领域的一门新技术，它是在先进的计算机工作平台上开发出来的一套电子系统设计的软硬件工具，并提供了先进的电子系统设计方法8。20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并
9、在设计方法、工具等方面进展了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件的应用，已得到广泛的普与，器件为数字系统的设计带来了极大的灵活性。器件可以通过软件编程而对其硬件结构和工作方式进展重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速开展9。目前，电子系统的EDA技术正从着眼与数字逻辑向模拟电路和数模混合电路的方向开展，21世纪是EDA技术飞速开展的时期，EDA技术将会对今后电子设计的开展产生重大的影响10。3 开发工具简介3.1 VHDL语言简介 VHDL语言于1982年，翻译成中文就
10、是超高速集成电路硬件描述语言。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用X围较小的设计语言。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本，IEEE-1076之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的承受，并逐步取代了原有的非标准的硬件描述语言11。1993年，IEEE对VHDL进展了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，主要是应用在数字电路的设计中。现在，VHDL和Veri
11、log HDL作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为在新的世纪中，VHDL与Verilog语言将承当起大局部的数字系统设计任务12。 目前，它在中国的应用多数是用FPGA/CPLD的设计中。 VHDL主要用于描述数字系统的结构、行为、功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体可以是一个元件，一个电路模块或一个系统分成外部或称可是局部，与端口)和内部或称不可视局部，既涉与实体的内部功能和算法
12、完成局部。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体13。这种将设计实体分成内外局部的概念是VHDL系统设计的根本点。应用VHDL语言进展系统设计，有以下几方面的特点： 1功能强大：VHDL具有功能强大的语言结构。它可以用明确的代码描述复杂的控制逻辑设计。并且具有多层次的设计描述功能，支持设计库和可重复使用的元件生成。VHDL是一种设计、仿真和综合的标准硬件描述语言。 2可移植性：VHDL语言是一个标准语言，其设计描述可以为不同的EDA工具支持。它可以从一个仿真工具移植到另一个仿真工具，从一个综合工具移植到另一个综合工具，从一个工作平台移植到另一个工作平台14。此外，通过更换库再重新综合很容易移植为ASIC设计。 3独立性：VHDL的硬件描述与具体的工艺技术和硬件结构无关。设计者可以不懂硬
