《专升本《数字电路与逻辑设计》考试答案》由会员分享，可在线阅读，更多相关《专升本《数字电路与逻辑设计》考试答案（19页珍藏版）》请在金锄头文库上搜索。
1、试题分类:专升本数字电路与逻辑设计_08007750题型:单选分数:21.二进制数-0110的反码是（最高位是符号位）（ ）A.11010B.00110C.11001D.10110答案:C2.如果状态A与B，C与D分别构成等效对，那么能构成状态等效类的是（ ）A. ABCB.BCDC.ABD.ABCD答案:C3.移位寄存器74194工作在左移串行输入方式时， S1 S0的取值为( )A.00B.11C.01D.10答案:D4.三变量构成的逻辑函数的最小项m1和最小项m7一定满足 ( )A.B.C.D.答案:C5.十进制数12.75用二进制表示应为:（ ）A.1100.01B. 1100.11C
2、.1010.10D.1010.011答案:B6.8421 BCD码01010001.0101对应的二进制数为 ( )A.100100.01B.101110.01C.110011.10D.110110.10答案:C7.下图为OC门组成的线与电路其输出F为( )A.B.0C.1D.答案:C8.要求RS触发器（R、S均为高电平有效）状态由0 1，其输入信号为（ ）。A.RS=01B.RS=10C.RS=d1D.RS=d0答案:A9.逻辑函数等于（ ）A.1B.BC.0D.答案:B10.函数，则其反函数( )A.B.C.D.答案:D11.JK触发器的JK1, 当触发信号到来时，输出次态Qn+1为:(
3、)A.与现态相反B.0C.1D.不变答案:A12.逻辑函数F(A,B,C) = ABBC+AC 的标准表达式是( )A.m(0,1,2,4)B.m(1,3,5,7)C.M(0,2,4,6)D.m(3,5,6,7)答案:D13.四个变量可以构成多少个最小项？（ ）A.15个B.16个C.8个D.4个答案:B14.电源电压为+12V的555集成定时器中放电三极管工作在截止状态，输出端OUT为1时，其TH和TR的输入电压值分别为 ( )A.TH和TR均小于B.TH和TR均大于C.，D.，答案:C15.设计个1位十进制计数器至少需要多少个触发器？( )A.6个B.3个C.10个D.4个答案:D16.T
4、型触发器当时钟脉冲输入时，其输出状态（ ）A.保持不变B.在T=1时会发生改变C.随时间改变D.等于输入端T的值答案:B17.无符号位的十六进制数减法(A9)l6-(8A)16= （ ）A.(19)16B.(1F)l6C.(29)16D.(25)16答案:B18.十进制数15用2421 BCD码可以表示为（ ）。A.00011011B.01001000C.00001111D.00010101答案:A19.逻辑函数Y=可化简为:( )A. B+ACB.C.D.C+AB答案:A20.LED共阴极七段显示器可由下列哪一个IC来推动七字节较适宜? （ ）A.74160B.74148C.7448D.74
5、47答案:C试题分类:专升本数字电路与逻辑设计_08007750题型:单选分数:21.与非门基本RS触发器的约束方程是()A.B.R+S=1C.D.答案:B2.74153有两个4路数据选择器，每个选择器有多少个输出端？()A.4个B.2个C.8个D.1个答案:D3.实现同功能的Mealy型同步时序电路比Moore型同步时序电路（）A.状态数目更多B.触发器更多C.触发器定更少D.状态数目更少答案:D4.CMOS集成电路比TTL集成电路应用得更广泛的主要原因是()A.输出电流大、带负载能力强B.功耗小、集成度高C.价格便宜D.开关速度快答案:A5.TTL集成电路74LS138是3/8线译码器，译
6、码器为输出低电平有效。若地址端输入为A2A1A0=100时，则低电平输出端为（）A.Y6B.Y2C.Y4D.Y1答案:C6.如果全加器的加数A1，被加数B=1，低位的进位CI0，则全加器的输出和数S及高位的进位CO分别为?()A.S0，C00B.S0，CO1C.S1，CO=1D.S=1，CO0答案:B7.如果要设计一个奇偶校验产生器，则使用下列哪种集成电路最简单？()A.74LS86异或门B.74LS138译码器C.74LS32或门D.74LS00与非门答案:A8.一般各种PLD组件的输出部分为:()A.非门阵列B.或门阵列C.与门阵列D.与非门阵列答案:B9.555集成定时器电路大致由五部份
7、组成，即电阻分压器、电压比较器、基本R-S触发器、输出驱动器及下列哪一部份?()A.逆向二极管B.充电二极管C.放电三极管D.触发电容答案:C10.组合逻辑电路中的险象是由什么因素引起的？()A.电路中存在时延B.电路未采用最简设计C.电路的输出端过多D.逻辑门类型不同答案:A11.下列几种TTL电路中，输出端可实现线与功能的电路是（）A.与非门B.OC门C.或非门D.异或门答案:B12.逻辑函数Y的最简与或表达式为()A.B.C.D.答案:C13.完全确定原始状态表中有六个状态A、B、C、D、E、F。等效对为:A和B，B和D，E和F。则该时序电路的最简状态表中共有多少个状态？()A.2B.3
8、C.6D.4答案:B14.二进制数11101.0100等于十六进制数（）A.35.2B.29.3C.23.2D.1D.4答案:D15.余3码01000101.1001对应的十进制数是（）A.45.9B.69.56C.45.3D.12.6答案:D16.在下列三个逻辑函数表达式中，下列哪一项是最小项表达式()A.B.C.D.答案:B17.根据反演规则，F的反函数为（）A.B.C.D.答案:B18.如果JK触发器的J1，K0，则当计时钟脉冲波出现时，Qn+1为()A.QB.0C.D.1答案:D19.同步时序电路设计中，状态编码采用相邻编码法的目的是()A.提高电路可靠性B.提高电路速度C.减少电路中
9、的触发器D.减少电路中的逻辑门答案:D20.逻辑函数中任意两个不同的最小项与之积()为()A.0B.无法确定C.D.1答案:A21.将8421码(01000101.1001)转换成十进制数()A.45.3B.12.6C.69.6D.45.9答案:D22.属于组合逻辑电路的部件是（）A.触发器B.计数器C.寄存器D.编码器答案:D23.下列逻辑门中哪一种门的输出在任何条件下都可以并联使用？（）A.普通CMOS与非门B.TTL集电级开路门(OC门)C.具有推拉式输出的TTL与非门D.CMOS三态输出门答案:B24.主从型JK触发器的特性方程()A.B.C.D.答案:C25.由或非门构成的基本RS触
10、发器的约束方程是()A.B.C.D.R+S=1答案:B26.将逻辑函数Y=化简为最简与或表达式()A.B.B+ACC.D.A+BC答案:B27.逻辑函数的最小项m0和m5之间的关系是()A.B.C.D.答案:C28.如果要设计一个六进制计数器，最少需要多少个触发器？（）A.4B.3C.2D.1答案:B29.十进制数23.25用二进制数表示应为（）A.(17.4)2B.(27.2)2C.(100011.00100101)2D.(10111.01)2答案:D30.同步时序电路设计中，状态化简的主要目的是()A.提高电路速度B.减少电路中的逻辑门C.减少电路中的触发器D.减少电路中的连线答案:C31
11、.电平异步时序逻辑电路不允许两个或两个以上输入信号()A.同时改变B.同时为1C.同时为0D.同时出现答案:A32.设计一个12进制计数器需要用多少个触发器()A.4个B.2个C.3个D.6个答案:A33.某触发器的特性表如下（A、B为输入），则触发器的次态为()A.Qn+1AB.C.D.答案:C34.如果全加器的加数A1，被加数B=1，低位的进位CI1，则全加器的输出和数S及高位的进位CO分别为?()A.S=1，CO0B.S0，CO1C.S1，CO=1D.S0，C00答案:C35.共阴极的七段数码显示译码器，若要显示数字“5”，则七段中哪些段应该为“1”?() A.a、c、d、f、gB.b、
12、c、e、f、gC.a、dD.b、e答案:A36.逻辑函数的最简与-或表达式是()A.B.C.D.答案:D37.逻辑函数的对偶式为()A.B.C.D.答案:A38.将十进制数(6.625)转换成二进制数表示，其值为（）A.(10.110)2B.(10.101)2C.(110.110)2D.(110.101)2答案:D39.二进制数0.1010的补码是（）A.1.1010B.1.0110C.1.0101D.1.1011答案:B40.当两输入“或非”门的输出z1时，输入x和y的取值必须（）A.同时为1B.同时为0C.至少有一个为1D.至少有一个为0答案:B试题分类:专升本数字电路与逻辑设计_08007750题型:多选分数:21.下列逻辑表达式中正确的有（ ）。A.B.C.D.答案:A, B, D2.逻辑函数,是F的对偶函数，则（ ）。A.B.C.D.答案:B, C, D3.译码器74138的使能端、取什么值时输出无效（全为1）? ( )A.010B.101C.011D.100答案:A, B, C4.若和分别表示n个变量的第i个最小项和最大项，则（ ）。A.B.C.miMiD.miMi1答案:A, B5.设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有（ ）。A. x和y同为低电平.B.x和y同为高电平 ；C.x
