《三态门输出高阻状态时》由会员分享，可在线阅读，更多相关《三态门输出高阻状态时（4页珍藏版）》请在金锄头文库上搜索。
1、习题四、选择题1. 三态门输出高阻状态时，是不正确的说法。A. 用电压表测量指针不动 B. 相当于悬空 C. 电压不高不低 D. 测量电阻指针不动AC3tpd= tPHLtpd= tPLH2. 门电路的平均传输延迟时间是（ ）。tpd=(tPHL + tPLH )/2D tpd=(tPHL- tPLH)/2与 CT4000 系列 相 对 应 的 国 际 通用 标准 型号 为A. CT74S 肖特 基系 列 B. CT74LS 低 功耗 肖特 基系 列C.CT74L 低功耗系列 D. CT74H 高速系列4. 所谓三极管工作在饱和状态，是指三极管（）。A 发射结正偏置，集电结反偏置B 发射结正偏
2、置，集电结正偏置C 发射结反偏置，集电结正偏置D 发射结反偏置，集电结反偏置3. TTL与非门的关门电平是0.8V,开门电平是2V,当其输入低电平为0.4V,输入高电平为 3.2V 时，其低电平噪声容限为（）A1.2V B 1.2VC0.4V D 1.5V4. 对TTL与非门多余输入端的处理，不能将它们（）。A与有用输入端并联B接地C接高电平D悬空5. 输出端可直接连在一起实现“线与逻辑功能的门电路是（）。A与非门 B 或非门C三态门 D OC 门6. 为实现数据传输的总线结构,要选用（）门电路。A 或非 B OC C 三态 D 与或非7. 标准TTL电路的开门电阻Ron=3KQ，个3输入端与
3、门的A端接一个电阻R到地，要实现Y=BC,贝IR的取值应（）。A 小于700 B 大于3kQ C 小于3kQ D 可取任意值二、判断题1TTL 与非门的多余输入端可以接固定高电平。（）2 当 TTL 与非门的输入端悬空时相当于输入为逻辑1。 （）3普通的逻辑门电路的输出端不可以并联在一起,否贝可能会损坏器件。（ ）4两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（）5CMOS 或非门与 TTL 或非门的逻辑功能完全相同。（ ）6三态门的三种状态分别为：高电平、低电平、不高不低的电压。( )7. TTL集电极开路门输出为1时由外接电源和电阻提供输出电流。()8一般 TTL 门电路
4、的输出端可以直接相连，实现线与。( )9. CMOS OD 门(漏极开路门)的输出端可以直接相连，实现线与。( )10. TTL OC 门(集电极开路门)的输出端可以直接相连，实现线与。( )三、填空题1. TTL与非门的关门电平为0.8V,开门电平为2V,当其输入低电平为0.4V,高电平为3.2V时，其输入低电平噪声容限UNL=()；输入高电平噪声容限为UNH=()。2. 一般TTL集成门电路的平均传输延迟时间比CMOS集成门电路(小)，功耗比CMOS 门电路 ()。) 或接 () ,3. 对 CMOS 逻辑门,未使用的输入端应当按逻辑要求接 (而不允许 ( )4. CMOS 门电路的功耗随
5、着输入信号频率的增加而 ()。5. 可用作多路数据分时传输的逻辑门是 () 门。6. 三态门的输出可以出现 () 、 () 、 () 三种状态。7. 用作线与逻辑的门只能是 () 门。8. 在TTL门电路中，输入端悬空在逻辑上等效于输入()电平。标准 TTL 门输出高电平典型值是 (10. 5种导出逻辑门是 (11. 3种基本逻辑门是 (9.) 、() 、 () 伏,低电平典型值是 () 、 () 、() 、 ( ) 。) 态；低电平表示逻辑) 强于 () 伏。) 、()。12. 正逻辑系统规定，高电平表示逻辑13. TTL、CMOS 电路的抗干扰能力是 (单极型器件中有 () 载流子导电；双
6、极型器件中有 (把两个 OC 门的输出端直接连在一起实现“与”逻辑关系的接法叫) 态。14.15 .)。载流子导电。四、计算分析题1、电路如图 P4-1 所示，(1)分析输出与输入之间是什么逻辑关系？(2)估算输入UI=0.3 V和UI=3.7 V时UO的值。(图中的晶体管均为硅管，PN结导通压降取0.7V)图 P4-12、如图 P4-2 所示电路。已知与非门的 Uoh = 3.6 V, Uol =0.3 V, Ioh = 1mA, Iol = -16mA,OHOLOHOLRC=1 kQ, VCC = +1 0 V,卩=40。若要实现UO= AB,试确定电阻RB的取值范围。CCCOB图 P4-23、根据图P4-3所示的CMOS电路功能扩展，试分析、写出斗Y2的逻辑表达式。已知电 源电压VDD=10V, 二极管的正向导通压降为0.7V。(a)(b)图 P4-34、TTL电路如图P4-4(a)所示，加在输入端的波形如图3303(b)所示，画出输出Y的波 形。(b)(a)图 P4-4
