《实验三_集成逻辑门电路的功能及参数测试》由会员分享，可在线阅读，更多相关《实验三_集成逻辑门电路的功能及参数测试（27页珍藏版）》请在金锄头文库上搜索。
1、实验三_集成逻辑门电路的功能及参数测实验四一三态门和集电极开路（oc n姓名:学号:专业：课程名称:同组学生姓名：实验时间:实验地点:指导老师：、实验目的和要求实验三1. 熟悉基本逻辑门电路的功能、外部电气特性和逻辑功能的特殊用途2. 熟悉TTL与非门和MOS或非门的封装及管脚功能3. 掌握主要参数和静态特性的测试方法，加深对各参数意义的理解4. 进一步建立信号传输有时间延时的概念5. 进一步熟悉示波器、函数发生器等仪器的使用实验四1. 掌握三态门的逻辑功能及工作原理2. 了解三态门在计算机总线中的应用3. 熟悉集电极开路门的电路原理4. 掌握集电路开路门的使用方法二、实验内容和原理实验三 实
2、验内容:1. 验证74LS00与非”门的逻辑功能2. 验证CD4001或非”门的逻辑功能3. 测量74LS00逻辑门的传输延迟时间tpd4. 测量CD4001逻辑门的传输延迟时间tpd5. 测量74LS00传输特性与开关门电平VON和VOFF 实验原理:1与非门:图表1与非门原理图2. 或非门V?C -LX 4IJ冋 冋冋 M-IY”31130EH74LS00UllLil11 RIY图表2或非门原理图3. 测量平均传输延迟时间：主传输时间是一个动态参数，是晶体管PN节电容、分布寄生电容、负载 电容等充放电时间引起的输出信号滞后于输入信号一定时间的参数-平均传输时间tpd由两部分构成(如图表3(
3、1从高电平跃迁到低电平滞后时间tPHL(2低电平跃迁到高电平滞后时间tPLH要仪器设备(3图表3传输延迟时间示意图三平均延迟时间一般把电压的最大和最小值的中间50%点作为时间参考点，测 出tPHL和tPLH后求其平均值：tpd =(tPHL 十 tPLH /2为提高测量精度,采用环形振荡器测量传输延迟时间假设每个与非门延迟时间 相同,则振荡器周期T =6 tpd个逻辑门的延迟时间为T/6图表4测量平均传输延迟时间示意图4. 电压传输特性电压传输特性是指输出电压随输入电压而变化的关系特性。它可以充分显示 出门输入输出的逻辑特征,可以反应出二值量化及门开关跃迁是一个连续过渡的过 程。74LS00的
4、电压传输特性曲线如图表5,图中标有四个开关参数输出高电平VoH-输出低电平Vo-开门电平VON-关门电平VOFF1关门电平VOFF指使输出电压刚好达到输出转折至额定电平值时的最高输 入低电平电压74LS00的VOFF是当输入电压由零逐渐上升、输出电压逐渐下降，当输出电 压刚好降到额定最低高电平2.4V时的最高输入低电平电压。2. 开门电平VON指使输出电压刚好达到输出转折跃迁至另一状态额定电平值 时的最低输入高电平电压在74LS00中是当输入电压由VOFF继续上升，输出电压 急剧下降，当输出电压刚好降到额定低电平0.4V时的最低输入高电平电压称 VONoIN图表5电压传输特性曲线实验四实验内容
5、：1. 验证74LS125三态门的逻辑功能，即高电平、低电平和高阻态2. 用74LS125三态门构成1位2选1数据选择器3. 用74LS125三态门实现1位双向数据传送4. 验证74LS03集电极开路门的逻辑功能5. 用74LS03集电极开路门实现线与功能实验原理：1三态门使用三态门，可以做到让多个逻辑门的输出直接连接在一起，且不影响各器件的 工作。如图，增加输出门均截止的状态（高阻态。要使TTL输出级T4和T5均截止, 需增加控制端G,G=O时T4,T5截止，输出级处于截止状态。图表6三态门示意图00G=l,狀态1图表7三态门输入输出示意图如图表7TRsI10000G=l,狀态0G=0,髙1
6、0当G = 0,输出级T4,T5均截止，输出高阻态当G=l,逻辑功能和正常的与非门完 全一样G=h狀态1 G=l,状态014R J72|J778r1 11 1THIVcc 4EN 4A 4Y 3EN 3A 3YG=L狀态1Vcc 4ER 4A 4Y 5EN 3 A 3YG=l,狀态0图表8实验室用的三态门芯片及其真值表2.集电极开路（0C门第二种实现TTL逻辑门输出直接相连的方法是将逻辑门电路输出极的三极管T4去掉,T5的集电极直接输出，称为0C门,电路结构如下：图表9集电极开路门输出结构由于取消了 T4、T5的集电极开路，无论输入端为何种状态,T5输出处于截止, 要使输出端正常工作要在T5的
7、集电极上加上工作电压（称为集电极偏置电压,该 电压由外部电路实施，从而实现了输出可以直接相连的功能。如果仅在输出端和电源之间加上一个电阻（称为上拉电阻，该电阻的作用是|1.实现正常的逻辑功能2.提高输出驱动负载能力不论何种输入状态.T 5输出均截止3. 转换TTL到其他电平4.可实现“线与”功能如果将多个相同的集电极开路门的输出连在一起接上拉电阻、则只要有一个输+12VT出门的T5导通淇输出端就为低电平淇逻辑功能是“与”的关系淋为“线与”，如下图:+ 12V+I2V+I2VT TT图表10集电极开路门线与及集电极开路门驱动继电器+12V+12V图表11 74LS03集电极开路与非门芯片引脚功能
8、3 三态门构成数据选择器三态门选择电路图见图表12,其输入输出见图表13:+12V图表12数据选择电路图表13数据选择电路的输入输出输入控制输出51S。Y00DO01D110D211D34. 三态门构成双向数据收发器及总线数据传输在计算机电路中CPU，三态门可以实现既接收数据又输出数据同时避免收发数 据在时序上的互相影响。其电路图见图表14:图表14三态门实现计算机通过数据总线双向传输数据DIR 1 = 1且DIR 2 = 0时，数据传送方向从X - YDIR 1 = 0且DIR 2 = 1时，数据传送方向从Y - X5. 集电极开路门总线数据收发传输利用集电极开路与非门输出“线与”的功能可以
9、构成总线数据传输，图表15所示 电路具有两路发送和两路接受的集电极开路门总线收发电路。图表16是电路的部 分功能表。图表15集电极开路门通过总线数据发送接收图表16电路图部分功能表三、主要仪器设备实验三实验设备数字示波器RIGOL DS1062E-EDU 1台三用表1只低频信号发生器YB1638 1台逻揖电路设计实验箱1台实验材料（实验箱上两输入与非门74LS00 1片两输入或非门CD4001 1片 电阻4.7K Q电位器1只100Q/1KW 1 只实验四实验设备示波器YB4320A 1台三用表1只逻辑电路设计实验箱1台实验材料（在电阻箱上74LS125 1 片74LS03 1 片电阻1/8W
10、 1KQ8 只1/8W5.1KQ5 只1/8W 2.7K G4 只四、操作方法与实验步骤实验三1. 验证74LS00与非”门的逻辑功能1. 将芯片插入实验箱的IC插座中2. 按图表6连接电路、VCC接直流5V电压，地端接地线3. 高电平通过VCC接1K电阻产生，低电平直接接地4. 以真值表顺序遍历输入A,B所有组合，测量输入端A,B及输出端F电压值，并 记录5. 重复步骤34,测量其他3个门的逻辑关系并判断门的好坏图表17与非门2. 验证CD4001或非”门的逻辑功能1. 将芯片插入实验箱的IC插座中2. 按图表7连接电路、VCC接直流5V电压，地端接地线3. 高电平通过VCC接1K电阻产生，
11、低电平直接接地4. 以真值表顺序遍历输入A,B所有组合，测量输入端A,B及输出端F电压值，并 记录5. 重复步骤34,测量其他3个门的逻辑关系并判断门的好坏图表18或非门3. 测量74LS00逻辑门的传输延迟时间tpd1. 将芯片插入实验箱的IC插座,注意芯片方向2. 按图表8连接电路,VCC接5V电源，地端接地线3. 将示波器接到振荡器的任何一个输入或输出端4. 调节频率旋钮，测量V o的波形，读出周期T并计算传输延迟时间 图表 19 74LS004. 测量CD4001逻辑门的传输延迟时间tpd1. 将芯片插入实验箱的IC插座,注意芯片方向2. 按图连接电路,VCC接5V电源，地端接地线3.
12、 将示波器接入到振荡器的输入或输出端4. 调节频率旋钮，测量V o的波形，读出周期T并计算传输延迟时间图表 20 CD40015.测量74LS00传输特性与开关门电平VON和VOFF1将芯片插入实验箱的IC插座2. 按图10连接电路3. 将直流电表分别接入A端和与非门的输出2Y端4. 从b端往a端缓慢调节电位器W，观察Vi ,Vo两电压表的读数，并记录数据填入表格5. 根据表格数据画出曲线图，并求VON和VOFF图表21开关门电平电路图实验四1. 验证74LS125三态门的逻辑功能1. 高阻的测试方法:将控制端EN接高电平，输出分别接上拉电阻和下拉电阻，测 量输出端Y的电压图表22测量示意图2
13、. 测量74LS125的四个三态门的输入输出电压，并填入下表（表中1 =1,2,3,4图表23 74LS125电路图2. 用74LS125三态门构成1位2选1数据选择器1. 用74LS125按下图连接电路2. 信号发生器TTL out输出方波信号加到D 0输入端;高电平加到D 1输入端3. 通过74LS00产生S 0控制输出，用示波器监测输入输出4.将实验结果填入下表图表24 1位2选1数据选择器3. 用74LS125三态门实现1位双向数据传送1. 参考下图,在实验台实现一位数据的双向传送2. 当C = 0时,A 0传送到BO;A 0加方波,BO示波器观察3.当C = 1时,B0传送到A0;B0加方波,A 0示波器观察4.分别记录以上实验结果图表25三态门实现1位双向数据传送4. 验证74LS03集电极开路门的逻辑功能分别在输出端接上拉电阻和不接上拉电阻的情况下，测量74LS03的一个逻辑 门的逻辑关系，并填入下表-t-12图表 26 74LS035. 74LS03实现线与、电平转换功能按下图VCC接5V，测量输入端A,B及输出端Y的电压值，填入下表若将多个 相同集电极开路门的输出连在一起接上拉电阻，则只要有输出门为低电平，输出端 就为低电平，逻辑功能上是与的关系，称为线与若在集电极输出端通过一个电阻接高电压电源，则可实现TTL与不同电平的转 换，驱动LED、继电器等
