《第1章 集成电路的基本制造工艺》由会员分享，可在线阅读，更多相关《第1章 集成电路的基本制造工艺（12页珍藏版）》请在金锄头文库上搜索。
1、第1章集成电路的基本制造工艺1.6 般TTL集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么?答：集成运算放大器电路的外延层电阻率比一般TTL集成电路的外延层电阻率高。第2章集成电路中的晶体管及其寄生效应复习思考题2.2利用截锥体电阻公式，计算TTL“与非”门输出管的r，其图形如图题2.2CS所示。提示：先求截锥体的高度epiXmcepiBLup然后利用公式:p T In b / ar =c1 WL a 一 bSBLL1 E-C W2BLp T ln b / ar =c3 WL a 一 br = r + r + rCSC1C 2C 3注意：在计算W、L时，应考虑横向扩散。2.3
2、伴随一个横向PNP器件产生两个寄生的PNP晶体管，试问当横向PNP器件在4种可能 的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大？答：当横向PNP管处于饱和状态时，会使得寄生晶体管的影响最大。2.8试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA的电流负载下，V W0.4V,请在坐标纸上放大500倍画出其版图。给出设计条件如下：OL答：解题思路由1、求有效发射区周长L ;0Eeff由设计条件画图 先画发射区引线孔； 由孔四边各距D画出发射区扩散孔；A 由D先画出基区扩散孔的三边；A 由D画出基区引线孔；EB 由D画出基区扩散孔的另一边；A 由D先画出外延岛的三边；A 由D
3、画出集电极接触孔；B-C 由D画出外延岛的另一边；A 由d画出隔离槽的四周；I 验证所画晶体管的r是否满足V 0.4V的条件，若不满足，则要对所作CSOL的图进行修正，直至满足V VB1B 2SSGDDGDD(b)V二 V=V ,V二 VB1B 2SSG0(c)V二 VV=VV二 VB1SSB 2DDGSS(d) V :二 VV =二 VB1SSB 2DD点。12.8图题12.8所示是UA741中的偏置电路，其中R =39kQ, R =5kQ, V =15V,54DDV =-15V。试求I和I 的值。EEr C10答：I =0.73mArIq 19 卩 AC1012.12图题12.12是一个IC产品中的偏置电路部分。 求：偏置电流I及I的值。01 02答：先求I 和I1 2I = k (y-v11 GS1TP1-N3(W ) L丿P3(W -N41245有一两管能隙基准源
