三人抢答器课程设计

《三人抢答器课程设计》由会员分享，可在线阅读，更多相关《三人抢答器课程设计（21页珍藏版）》请在金锄头文库上搜索。

1、安徽工程大学机电学院课程设计说明书课程设计名称： 电子课程设计课程设计题目： 三人抢答器师：专业班级：电气2124班名：学号：起止日期：2014/6/23 7/2总评成绩：课程设计任务书设计题目：三人抢答器 功能描述：设计一个三人抢答器电路，分为抢答成功和失败的情况； 课程设计要求：1. 抢答成功：在主持人宣布开始抢答的前提下，当有一个人在规定的时间内比其他两个人先按下抢答的按钮后，显示器上显示出抢答者的号码，倒计时停止。2. 抢答失败：在超过规定的时间内，若有人按了抢答的按钮，会发出警鸣声。 若规定时间内无人抢答，倒计时结束后蜂鸣器发出警鸣声。3. 一次抢答完成后，主持人按下复位键（即清零键

2、）之后，才可以开始第二 次抢答。指导教师（签名）：年月日前言抢答器是一种应用非常广泛的设备，在竞争日益激烈的当今社会评选优胜知 识竞赛类的活动越来越多，针对主持人的各种提问，如果只是让抢答者用举手等 原始的方法，在某种程度上难免会造成比赛的不公平性。为了在比赛中更加准确 公平的判断出第一抢答者，抢答器就充当了抢答比赛中必备的工具。在各种竞赛抢答场合中，抢答器可以迅速、充分客观地分辨出最先获得发言 权的选手。早期的抢答器只由几个三极管、可控硅发光管组成，现在大多抢答器 使用单片机或集成电路，并且增加了许多功能，可以显示选手号码、倒计时、报 警等功能。随着科技的发展，抢答器正向着数字化、智能化的方

3、向发展，可是更加复杂 化的设计大大提高了生产成本。市面上的抢答器有的电路复杂不便于制作，可靠 性不高，不易实现。有的使用专用集成块制作，制作成本高昂。而数字逻辑电路 则很好地解决了这些问题。目录第一章 概述51.1设计题目 51.2设计任务与要求5第二章系统总体方案及硬件设计52.1系统设计总体方案52.2硬件设计 62.2.1 7段显示译码器74LS4862.2.2优先编码器74LS14872.2.3 锁存器 74LS279 92.2.4 计数器 74LS19292.2.5 NE555 10第三章模块电路原理设计113. 1抢答电路 113. 2定时、报警电路133. 3时序控制电路13设计

4、总结15参考文献16附录一元件清单列表17附录二电路设计总图18附录三仿真电路图19第一章 概述1.1 设计题目三人抢答器1.2 设计任务与要求（1）三个人参赛，编号分别为 1,2,3，各控制一个抢答按钮，按钮的编号 与选手的编号一致。给主持人设置一个控制开关，用来控制系统的清零和抢答的 开始。（2）抢答器具有数字锁存及显示的功能。抢答开始后，若有选手按动抢答 按钮，编号立即锁定，在数码管上显示选手的编号，同时封锁输入电路，禁止其 他选手抢答。最先抢答的选手的编号一直保存到主持人将系统清零为止。（3）抢答器具有定时抢答的功能，且一次抢答的时间为 9秒，当主持人启 动开始键后，计时器开始倒计时，

5、并用显示器显示。（4）参赛选手在规定的时间内抢答有效，其余均视为无效。（5）确定设计方案，按功能模块的划分选择元器件和中小规模集成电路， 设计分电路，画出总体电路原理图，阐述基本原理。第二章 系统总体方案及硬件设计2.1系统设计总体方案图（1） 系统总体方案工作原理：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止 状态，编号显示器灯灭，定时显示器显示设定时间；主持人将开关设置“开始” 状态，宣布“开始”抢答器处于工作状态，定时器倒计时，扬声器给出声响提示。 当定时时间到，却没有选手抢答时，系统报警，禁止选手超时后抢答。当选手在 设定的时间内抢答时，抢答器完成以下四项工作：(1) 优先

6、编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后 由译码器显示编号(2) 扬声器暂停声响，提醒主持人注意(3) 控制电路要对输入编码电路进行封锁，避免其他选手进行抢答(4) 控制电路要使定时器停止工作，当选手将问题回答完毕时，主持人操 控开关，使系统清除禁止工作状态，以便进行下一轮抢答。2. 2硬件设计本课程设计，采用集成电路 74LS148, 74LS279, 74LS48, 74LS192, NE555定时器和其他器件，实现定时抢答功能。2.2.1 7段显示译码器74LS48工作电压:5V7段显示译码器74LS48是输出高电平有效的译码器,123456-78 匸匚匚匚匚匚匚口 :L

7、T一鬻：GND 而 Gvfsabcde65 J. 321O&.图(2)74LS48/SN74LS48引脚功能图74LS48除了有实现7段显示译码器基本功能的输入(DCBA)和输出(Ya Yg)端外，7448还引入了灯测试输入端(LT)和动态灭零输入端(RBI),以及 既有输入功能又有输出功能的消隐输入/动态灭零输出(BI/RBO)端。由7448真值表可获知7448所具有的逻辑功能：(1) 7 段译码功能(LT=1, RBI=1)在灯测试输入端(LT)和动态灭零输入端(RBI)都接无效电平时，输入DCBA 经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。 除DCBA =

8、0000外，RBI也可以接低电平，见表1中116行。(2)消隐功能(BI=0)此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无 论LT和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”， 7段显示器熄灭。该功能主要用于多显示器的动态显示。表1： 74LS48真值表输 ABT/输出B - JlivLT RBIDCBA字符110 0 001111 111-.01X0 0 0 1011 0000i1X00 10J110 110.1a1X00 11i111 100131K0 100J011 001.1H1X0 101J101 101.1s1X0 110i001

9、1111b -*1X0 1111111 00001X1000:1111 1111B1X10011111 0011q1X10 10:1000 1101110 111001 100111100111 1rLJ1工110 11.100 1011.匚111101000 1111匕1K1111l.:011 000o.X0000 000Q100 0 0 0io000 00000XX X X K1111 1118 i:2.2.2优先编码器74LS14874LS148为8线一3线优先编码器。它允许多个输入信号同时有效，但只对一个优先级最高的输入信号进行编码。m UL f込叵 eU时巨G邮叵图（3） 74LS1

10、48管脚图表2: 74LS148 8线3线二进制编码器真值表该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输 入使能端ST非，输出使能端YS和优先编码工作状态标志YEX 非 o当ST非=0时，编码器工作；而当ST非=1时，则不论8个输入端为何种状 态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处 于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当ST非为0,且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作 状态标志YEX非为0。表明编码器处于工作状态，否则为1。从功能表不难看出，输入优先级别的次序为7, 6，0。输入有效信

11、号 为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输 入时，输出端才输出相对应的输入端的代码。例如5为0。且优先级别比它高的 输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理。2.2.3 锁存器 74LS279 VCC 3S1H 3RJ 3Q每片74LS279中包含四个独立的用与非门组成的基本RS触发器。其中第一 个和第三个触发器各有两个Rd输入端（S1和S3），在任一输入端上加入低电平均 能将触发器置1；每个触发器只有一个Rd输入端（R）。S匚应匚1Q匚2RCSE2Q匚GNDC图（4） 74LS279引脚图2.2.4 计数器 74LS19274LS1

12、92具有下述功能： 异步清零：CR=1，Q3Q2Q1Q0=0000 异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0 保持： CR=0，LD=1，CPU二CPD=1,Q3Q2Q1Q0 保持原态 加计数：CR=0, LD=1，CPU二CP, CPD=1，Q3Q2Q1Q0按加法规律计数 减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数74LS192是双时钟方式的十进制可逆计数器。CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出B

13、O为借位输出：0000状态后负脉冲输出。Voc1?Po Mb 7R TCq 可同TCu冋PL P2Hl FolP3)12 jJ P 4T678:*- 图（5）74LS192 管脚图.- 仁2.2.5 NE555J图（6） 555定时器外引脚图555定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当5脚悬空时则电压比较器 Cl的反向输入端电压为2VCC/3, C2的同相输入端电压为VCC/3。若触发输入端 TR的电压小于VCC/3，则比较器C2的输出为1,可使RS触发器置1,使输出端 OUT=O.如果阈值输入端TH的电压大于2VCC/3,同时TR端的电压大于VCC/3,则 C1的输出为1, C2的输出为0,可将RS触发器置0,使输出为低电平。综上所述可知，555定时器不仅提供了一个复位电平为2VCC/3、置位电平为 VCC/3,且可通过万端直接从外部进行置0的基本RS触发器，而且还给出了一个 状态受该触发器Q端控制的晶体管开关，因此使用起来极为灵活。第三章模块电路原理设计3.1抢答电路Aiint图（7）抢答电路图如图（7），这个电路的工作原理过程：当主持人控制开关 S 置于清零端时，RS