《TPS767D301中文资料》由会员分享，可在线阅读，更多相关《TPS767D301中文资料（5页珍藏版）》请在金锄头文库上搜索。
1、TPS767D301中文资料双路输出低压差电压调整器自从美国TI公司推出通用可编程DSP芯片以来，DSP技术得到了突飞猛进的发展，但DSP的电源设计始终是DSP应用系统设计的一个重要的组成部分，TI公司的DSP家族一般要求有独立的内核电源和IO电源，由于DSP在系统中要承担大量的实时数据计算、因为在其CPU内部，部件的频率开关转换会使系统功耗大大增加，所以，降低DSP内部CPU供电电压无疑是降低系统功耗最有效的方法之一1。如TMS320F2812DSP的核电压为，IO电压为。引言自从美国TI公司推出通用可编程DSP芯片以来，DSP技术得到了突飞猛进的发展，但DSP的电源设计始终是DSP应用系统
2、设计的一个重要的组成部分，TI公司的DSP家族一般要求有独立的内核电源和IO电源，由于DSP在系统中要承担大量的实时数据计算、因为在其CPU内部，部件的频率开关转换会使系统功耗大大增加，所以，降低DSP内部CPU供电电压无疑是降低系统功耗最有效的方法之一1。如TMS320F2812DSP的核电压为，IO电压为；因此，传统的线性稳压器（如78XX系列）已经不能满足要求，面对这些要求，TI公司推出了一些双路低压差电源调整器，即LowDropRegulator,其中TPS767D301是其最近推出的双路低压差（且其中一路还可调）电压调整器，非常适合于DSP应用系统中的电源设计，基于此，本文对该电源芯
3、片进行了详细的介绍，并设计了基于TPS767D301的TMS320F2812DSP的电源电路。TPS765D301的主要特点及弓I脚功能TPS767D301是TI公司推新推出的双路低压差电源调整器，主要应用在需要双电源供电的DSP设计中，其主要特点如下： 带有可单独供电的双路输出，一路固定输出电压为，另一路输出电压可以调节，范围为； 每路输出电流的范围为0-1A; 电压差2大小与输出电流成正比，且在最大输出电流为1A时，最大电压差仅为350mV； 具有超低的典型静态电流（85器件无效状态时，静态电流仅为1科七 每路调整器各有一个开漏复位输出，复位延迟时间为200ms； 28引脚的TSSOPPo
4、werPAD寸装形式可保证良好的功耗特性； 工作温度范围为-40C-125C,且每路调整器都有温度自动关闭保护功能。NCCC12Kd人!一一一JHIREHTLL727LJJNGKiMJCCJRNCTtyiizr425znHHNLk1241HIIOUTUKLLi61T口J101T7:1|!W上2RESETNctrK；：MHNC9RM川匚匚0J7|ZDNlRNCNCCL1415HNC图tTPS767D301引的圈图1是TPS767D301弓I脚排歹惘，各引脚的功能如表1所列。1TP客7670301叫出。眦媒迷411*1四地史描述名称W4gn.1U.S41山餐那|5.fr1需雁群4A慎有电Mq曲整器
5、必叫W12Iii.1调舞器虻Ifi人惟电电通211(UM怖（H2*出电收NHkSEI32淑能解靶U&城出1UT用特器出电%倒像:外1调料H叫利珀曲电质上小的反调H昵面l1一修器用火和输博内部结构与工作原理TPS767D301的内部原理框图如图2所示，其中图2（a）为固定输出调整器的内部原理图，图2（b）是可调输出调整器内部原理图，从图2可以看出，及器件由误差放大器，电压比较器、基准电压（）、取样电阻网络、200ms延迟电路以及PMOS调整管构成。调整器工作时，应保证使能端EN为低电平，IN端加输入电压V1后，输出端OUT就有电压输出，取样电阻用于网络对输出电压进行采样，以与基准电压（）进行比较
6、，当输出电压Vo而低于复位下门限电平VIT对，复位端RESE位:即变为低电平，此后即使V0又很快恢复到高于复位上门限电平VIT+,依然有效，但低电平脉冲将延迟20ms。图3为该调整器时序图，其中Vres为复位脉冲有效时的最小输出电压，两路调整器可以单独供电，并分别输出，亦可一起供电。ISHVniunii旧,疗蛹出未定义2卜可因比向瑞埴HS!：?TPS76TDG01IBSJaffl，口图3调整11工作时序SB】LI匚17rIJUTm.KESFII.UuipuiJH-2Me1：；iEtHNt(a耐定3.3n出内和Jt电m当Jim*卜rrt%Del膜表2所列的是TPS767D301的极限参数。表2TPS767D301的极德利的椅板便告维整ini；Tf 2CHFTHKsrr癖的电直草阳工称il度范图建融*雇麓崖3“ 骁、心2劣与16.5，器件内体限制-H：- 0 N-6? 1-15(11TPS767D301的可调输出原理及电路连接方法TPS767D301中的可调电压调整器输出可以范围内进行调节，这种调整主要是通过外接一个电阻取样网络来实现的，其连接方法如图4所示，设计时应在输入端加上一个0.转自：
