数字逻辑实验指导书

上传人:壹****1 文档编号:491035232 上传时间:2023-07-27 格式:DOC 页数:12 大小:628KB
返回 下载 相关 举报
数字逻辑实验指导书_第1页
第1页 / 共12页
数字逻辑实验指导书_第2页
第2页 / 共12页
数字逻辑实验指导书_第3页
第3页 / 共12页
数字逻辑实验指导书_第4页
第4页 / 共12页
数字逻辑实验指导书_第5页
第5页 / 共12页
点击查看更多>>
资源描述

《数字逻辑实验指导书》由会员分享,可在线阅读,更多相关《数字逻辑实验指导书(12页珍藏版)》请在金锄头文库上搜索。

1、实验一 实验箱及小规模集成电路的使用一 实验目的1 掌握实验箱的功能及使用方法2 学会测试芯片的逻辑功能二 实验仪器及芯片1实验箱2芯片:74LS00 二输入端四与非门1 片74LS86 二输入端四异或门1 片74LS04 六非门1 片三 实验容1 测试芯片 74LS00 和 74LS86 的逻辑功能并完成下列表格。(1) 74LS00 的 14 脚接5V 电源,7 脚接地;1、2、4、5、9、10、12、13 脚接逻辑开关,3、6、8、11 接发光二极管。(可以将 1、4、9、12 接到一个逻辑开关上,2、5、10、 13 接到一个逻辑开关上。)改变输入的状态,观察发光二极管。74LS86

2、的接法 74LS00 基本一样。表 1.1 74LS00 的功能测试输入输入输出1、4、9、122、5、10、133681100011011表 1.2 74LS86 的功能测试输入输入输出1、4、9、122、5、10、133681100011011(2)分析 74LS00 和 74LS86 的四个门是否都是完好的。2 用 74LS00 和 74LS04 组成异或门,要求画出逻辑图,列出异或关系的真值表。141312111098141312111098141312111098Vcc&Vcc11Vcc11174LS0074LS8674LS04&11111GNDGNDGND1234567123456

3、71234567(3)利用 74LS00 和 74LS04 设计一个异或门。画出设计电路图。实验二 译码器和数据选择器一 实验目的1 继续熟悉实验箱的功能及使用方法2 掌握译码器和数据选择器的逻辑功能二 实验仪器及芯片1实验箱2芯片:74LS1383 线8 线译码器1 片74LS151 八选一数据选择器1 片74LS20四输入与非门1 片三 实验容1 译码器功能测试(74LS138)芯片管脚图如图 2.1 所示,按照表 2.1 连接电路,并完成表格。其中 16 脚接5V,8脚接地,16 脚都接逻辑开关,7、9、10、11、12、13、14、15 接发光二极管。表 2.1输入输出使能端选择端YY

4、YYYYYYSA2A1A01234567S 2S 30111 111111110 111111111000001000011000101000111001001001011001101001112 数据选择器的测试(74LS151)按照表 2.2 连接电路,并完成表格。其中 16 脚接5V,8 脚接地;9、10、11,为地址输入端,接逻辑开关;4、3、2、1、12、13、14、15 为 8 个数据输入端,接逻辑开关;G 为选通输入端,Y 为输出端,接发光二极管。表 2.2选通端地址输入端数据输入端输出GA2A1A0D0D1D2D3D4D5D6D7Y1 000000011111000111100

5、0000010111100000011101011110100010100000101110011000110110011100111111100003分别用 74LS138(配合 74LS20)和 74LS151 实现逻辑函数F = (m , m , m , m ) ,要求1247画出逻辑图。161514131211109161514131211109Vcc Y0Y1Y2Y3Y4Y5Y6Vcc D4D5D6D7A0A1A274LS13874LS151AAASSSYGNDDDDDYYG GND012231732201234567812345678实验三 加法器和中规模集成电路的改造一 实验目的

6、1 掌握半加器和全加器的功能测试2 掌握中规模集成电路的功能改造。二 实验仪器及芯片1实验箱2芯片:74LS00 二输入端四与非门1 片74LS151 八选一的数据选择器1 片74LS86 二输入端四异或门1 片74LS54 四组输入与或非门1 片三 实验容1 测试用异或门(74LS86)和与非门(74LS00)组成的半加器的逻辑功能(1)按照图 3.1 进行连线,其中 A、B 接电平开关,Y、Z 接发光二极管。(2)按表的要求改变 A、B 状态,填表。AB1212=1Y3&4&Z365图 3.1表 3.1输入A0011端B0101输出Y端Z2 测试全加器的逻辑功能(1)用异或门 74LS86

7、、与或非门 74LS54、与非门 74LS00 组成全加器,按图 3.2 接线,其中 A、B、CI 接电平开关,S、CO 接发光二极管,74LS54 的 3、4、5、9、10、11 均接地。(2)按表要求改变 A、B、CI 的状态,并填表。ABCI1=1324=151&21213图 3.26S11&3CO2表 3.2ABCICOS0000010100111001011101113 测试以下电路的逻辑功能,要求写出真值表,得出逻辑表达式并化为最简与或式。141312111098141312111098Vcc&Vcc1174LS0074LS86&11GNDGND12345671234567141312111098161514131211109VccD4D5D6D7A0A1A2VccJIHGF74LS5474LS151DDDDYYG GNDABCDEYGND322012345678123456774LS54 逻辑表达式:F = A B +C D E + F G H + I J实验四 中规模集成电路的改造一 实验目的掌握中规模集成电路的功能改造。二 实验仪器及芯片1实验箱2芯片:74LS151 八选一的数据选择器1 片74LS04 六非门1 片三 实验容1 用 74LS151 和 74LS04 实现逻辑函数F ( A, B, C, D) = (m , m , m , m ) ,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 建筑/环境 > 建筑资料

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号