《计算机组成原理第五章汇总》由会员分享，可在线阅读，更多相关《计算机组成原理第五章汇总（17页珍藏版）》请在金锄头文库上搜索。
1、细心整理第五章 如何区分存储器和存放器？ 两者是一回事的说法对吗？解：存储器和存放器不是一回事。存储器在CPU 的外边，特地用来存放程序和数据，访问存储器的速度较慢。存放器属于CPU 的一局部，访问存放器的速度很快。 存储器的主要功能是什么？ 为什么要把存储系统分成假设干个不同层次？ 主要有哪些层次？解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价格各不一样的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系统分成假设干个不同层次的目的是为了解决存储容量、存取速度和价格之间的冲突。由高速缓冲存储器、主存储器、帮助存储器构成的三级存储系统可以分为两个层次，
2、其中高速缓存和主存间称为Cache 主存存储层次Cache 存储系统 ；主存和辅存间称为主存 辅存存储层次虚拟存储系统 。 什么是半导体存储器？ 它有什么特点？解：接受半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。半导体存储器具有容量大、速度快、体积小、牢靠性高等特点。半导体随机存储器存储的信息会因为断电而丢失。 SRAM 记忆单元电路的工作原理是什么？ 它和DRAM 记忆单元电路相比有何异同点？解：SRAM 记忆单元由 个MOS 管组成，利用双稳态触发器来存储信息，可以对其进展读或写，只要电源不断电，信息将可保存。DRAM 记忆单元可以由 个和单个MOS管组成，利用栅极
3、电容存储信息，须要定时刷新。 动态RAM 为什么要刷新？ 一般有几种刷新方式？ 各有什么优缺点？解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被慢慢泄放掉，因此每隔必需的时间必需向栅极电容补充一次电荷，这个过程就叫做刷新。常见的刷新方式有集中式、分散式和异步式 种。集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比拟高；但有死区，而且存储容量越大，死区就越长。分散方式的特点是没有死区；但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。异步方式虽然也有死区，但比集中方式的死区小得多，而且削减了
4、刷新次数，是比拟管用的一种刷新方式。 一般存储芯片都设有片选端 ，它有什么用途？解：片选线用来确定该芯片是否被选中。，芯片被选中；1，芯片不选中。 DRAM 芯片和SRAM 芯片通常有何不同？解：主要区分有： DRAM 记忆单元是利用栅极电容存储信息；SRAM 记忆单元利用双稳态触发器来存储信息。 DRAM 集成度高，功耗小，但存取速度慢，一般用来组成大容量主存系统；SRAM的存取速度快，但集成度低，功耗也较大，所以一般用来组成高速缓冲存储器和小容量主存系统。 SRAM 芯片须要有片选端 ，DRAM 芯片可以不设，而用行选通信号、列选通兼作片选信号。 SRAM 芯片的地址线干脆与容量相关，而D
5、RAM 芯片常接受了地址复用技术，以削减地址线的数量。 有哪几种只读存储器？ 它们各自有何特点？解：MROM ：牢靠性高，集成度高，形成批量之后价格廉价，但用户对制造厂的依靠性过大，灵敏性差。PROM ：允许用户利用特地的设备编程器写入自己的程序，但一旦写入后，其内容将无法变更。写入都是不行逆的，所以只能进展一次性写入。EPROM ：不仅可以由用户利用编程器写入信息，而且可以对其内容进展屡次改写。EPROM 又可分为两种：紫外线擦除UVEPROM和电擦除EEPROM 。闪速存储器：既可在不加电的状况下长期保存信息，又能在线进展快速擦除与重写，兼备了EEPROM 和RAM 的优点。 说明存取周期
6、和存取时间的区分。解：存取周期是指主存进展一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所须要的最短时间。存取时间是指从启动一次存储器操作到完成该操作所阅历的时间。存取周期必需大于存取时间。 一个K 的存储芯片须要多少根地址线、数据输入线和输出线？解：须要 根地址线， 根数据输入和输出线。 某机字长为 位，其存储容量是KB ，按字编址的寻址范围是多少？ 假设主存以字节编址，试画出主存字地址和字节地址的支配状况。解：某机字长为 位，其存储容量是KB ，按字编址的寻址范围是KW 。假设主存以字节编址，每一个存储字包含 个单独编址的存储字节。假设接受大端方案，即字地址等于最高有效字节
7、地址，且字地址总是等于 的整数倍，正好用地址码的最末两位来区分同一个字中的 个字节。主存字地址和字节地址的支配状况如图- 所示。 一个容量为K 位的存储器，其地址线和数据线的总和是多少？ 中选用以下不同规格的存储芯片时，各须要多少片？K位，K位，K位，1K位，K位，K位。解：地址线 根，数据线 根，共 根。假设选用不同规格的存储芯片，那么须要：K位芯片片，K位芯片片，K位芯片片，K位芯片片，K位芯片16片，K位芯片 片。 现有 的存储芯片，假设用它组成容量为K 的存储器。试求： 实现该存储器所需的芯片数量？ 假设将这些芯片分装在假设干块板上，每块板的容量为K ，该存储器所需的地址线总位数是多少
8、？ 其中几位用于选板？ 几位用于选片？ 几位用作片内地址？解： 需 的芯片 片。 该存储器所需的地址线总位数是位，其中位用于选板，位用于选片，10位用作片内地址。 确定某机字长 位，现接受半导体存储器作主存，其地址线为 位，假设运用K 的SRAM 芯片组成该机所允许的最大主存空间，并接受存储模板构造形式。 假设每块模板容量为K ，共需多少块存储模板？ 画出一个模板内各芯片的连接逻辑图。解： 依据题干可知存储器容量为 KB ，故共需 块存储模板。 一个模板内各芯片的连接逻辑图如图- 所示。 某半导体存储器容量K ，可选SRAM 芯片的容量为K ；地址总线A A 低 ，双向数据总线D D 低 ，由
9、RW线限制读写。请设计并画出该存储器的逻辑图，并注明地址支配、片选逻辑及片选信号的极性。解：存储器的逻辑图与图唱 很相像，区分仅在于地址线的连接上，故省略。地址支配如下： 现有如下存储芯片：K 的ROM 、K 的RAM 、K 的ROM 。假设用它们组成容量为KB 的存储器，前KB 为ROM ，后KB 为RAM ，CPU 的地址总线 位。 各种存储芯片分别用多少片？ 正确选用译码器及门电路，并画出相应的逻辑构造图。 指出有无地址重叠现象。解： 须要用K 的ROM 芯片 片，K 的RAM 芯片片。不能运用K 的ROM 芯片，因为它大于ROM 应有的空间。 各存储芯片的地址支配如下： 用容量为K 的
10、DRAM 芯片构成KB 的存储器。 画出该存储器的构造框图。 设存储器的读写周期均为 s ，CPU 在s 内至少要访存一次，试问接受哪种刷新方式比拟合理？ 相邻两行之间的刷新间隔是多少？ 对全部存储单元刷新一遍所需的实际刷新时间是多少？解： 存储器的构造框图如图- 所示。 因为要求CPU 在s 内至少要访存一次，所以不能运用集中刷新方式，分散和异步刷新方式都可以运用，但异步刷新方式比拟合理。相邻两行之间的刷新间隔 最大刷新间隔时间 行数 ms s 。取 s ，即进展读或写操作 次之后刷新一行。对全部存储单元刷新一遍所需的实际刷新时间 s s 有一个 位机，接受单总线构造，地址总线 位A A ，
11、数据总线 位D D ，限制总线中与主存有关的信号有MREQ低电平有效允许访存和RW高电平为读叮嘱，低电平为写叮嘱 。主存地址支配如下：从 为系统程序区，由ROM 芯片组成；从 为用户程序区；最终最大地址K 地址空间为系统程序工作区。上述地址均用十进制表示，按字节编址。现有如下存储芯片：K 的ROM ，K 、K 、K 、K 的SRAM 。请从上述规格中选用芯片设计该机主存储器，画出主存的连接框图，并请留意画出片选逻辑及与CPU 的连接。解：依据CPU 的地址线、数据线，可确定整个主存空间为K 。系统程序区由ROM 芯片组成；用户程序区和系统程序工作区均由RAM 芯片组成。共需：K 的ROM 芯片
12、 片，K 的SRAM 芯片 片，K 的SRAM 芯片 片。主存地址支配如图- 所示，主存的连接框图如图- 所示。 某半导体存储器容量KB ，其中固化区KB ，可选EPROM 芯片为K ；可随机读写区KB ，可选SRAM 芯片有：K 、K 、K 。地址总线A A A 为最低位 ，双向数据总线D D D 为最低位 ，RW限制读写，MREQ为低电平常允许存储器工作信号。请设计并画出该存储器逻辑图，注明地址支配、片选逻辑、片选信号极性等。 某机地址总线 位A A A 为最低位 ，访存空间KB 。外围设备与主存统一编址，IO 空间占用FC FFFFH 。现用 芯片K 构成主存储器，请设计并画出该存储器逻
13、辑图，并画出芯片地址线、数据线与总线的连接逻辑以及行选信号与列选信号的逻辑式，使访问IO 时不访问主存。动态刷新逻辑可以暂不考虑。解：存储器逻辑图如图- 所示，为简洁起见，在图中没有考虑行选信号和列选信号，行选信号和列选信号的逻辑式可参考下题。在KB 空间的最终KB 为IO 空间，在此区间CS无效，不访问主存。 确定有K 的DRAM 芯片，其引脚功能如下：地址输入A A ，行地址选择RAS ，列地址选择CAS ，数据输入端DIN ，数据输出端DOUT ，限制端WE 。请用给定芯片构成KB 的存储器，接受奇偶校验，试问：须要芯片的总数是多少？ 并请： 正确画出存储器的连接框图。 写出各芯片RAS和CAS形成条件。 假设芯片内部接受 矩阵排列，求异步刷新时该存储器的刷新间隔。解： 须要的芯片数 片，存储器的连接框图如图- 所示。 假设芯片内部接受 矩阵排列，设芯片的最大刷新间隔时间为ms ，那么相邻两行之间的刷新间隔为：刷新间隔 最大刷新间隔时间 行数 ms s可取刷新间隔 s 。并行存储器有哪几种编址方式？ 简述低位穿插编址存储器的工作原理。解：并行存储器有单体多字、多体单字和多体多字等几种系统。多体穿插访问存储器可分为高位穿插编址存储器和低位穿插编址存储器。低
