计算机组成原理考试复习题

《计算机组成原理考试复习题》由会员分享，可在线阅读，更多相关《计算机组成原理考试复习题（10页珍藏版）》请在金锄头文库上搜索。

1、一、单项选择题（每小题2分，共20分）1、现代计算机的运算器一般通过总线结构来组织，在下面的总线结构运算器中，单总线结构的操作速度最慢，而（ ）的操作速度最快。A双总线结构 B多总线结构 C单总线结构 D三总线结构2、微型计算机的分类通常以微处理器的（ ）来划分。A芯片名 B寄存器数目 C字长 D规格3、目前的计算机中，代码形式是（ ）。A指令以二进制形式存放，数据以十进制形式存放。B指令以十进制形式存放，数据以二进制形式存放。C指令和数据都以二进制形式存放。 D指令和数据都以十进制形式存放。4、完整的计算机系统应包括（ ）。A运算器 存储器 控制器 B外部设备和主机C主机和应用程序 D配套的

2、硬件设备和软件系统5、下列数中最大的是（ ）。A（10010101）2 = 149 B（227）8 =151C（96）16 =150 D（143）106、在虚拟存储器中，当程序正在执行时，由（ ）完成地址映射。A程序员 B编译器 C装入程序 D操作系统7、由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用（ ）来规定。A主存中读取一个指令字的最短时间 B主存中读取一个数据字的最长时间C主存中写入一个数据字的平均时间 D主存中取一个数据字的平均时间8、水平型微指令的特点是（ ）。A一次可以完成多个操作B微指令的操作控制字段不进行编码C微指令的格式简短D微指令的格

3、式较长9、描述流水CPU基本概念中，正确表述的句子是（ ）。 A. 流水CPU是以空间并行性为原理构造的处理器 B. 流水CPU一定是RISC机器 C. 流水CPU一定是多媒体CPUD. 流水CPU是一种非常经济而实用的时间并行技术10、DMA方式的接口电路中有程序中断部件，其作用是（ ）。A实现数据传送B. 向CPU提出总线使用权C. 向CPU提出传输结束D. 发中断请求二、改错题（针对各题的题意，改正其错误或补充其不足。每题2分，10分）1、1KB=1000字节。=1024字节2、 主存储器和CPU之间增加高速缓冲存储器的目的是扩大CPU中通用寄存器的数量。目的是解决CPU和主存之间的速度

4、匹配问题3、 运算器的功能就是执行加、减、乘、除四则运算。运算单元（ALU）的基本功能为加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、求补等操作。4、 已知x=0.1011，那么-x补为1.0101，x/2补为0.11011。x/2补为0.010115、加法器是构成运算器的基本部件，为提高运算速度，运算器一般采用串行加法器。运算器一般采用并行加法器。三、名词解释（每题4分，共20分）1、溢出溢出就是超出了机器数所能表示的数据范围2、 DMADMA即直接存储器存取，是一种快速传送数据的机制。数据传递可以从适配卡到内存，从内存到适配卡或从一段内存到另一段内存。DMA技术的重要性在于

5、，利用它进行数据传送时不需要CPU的参与。工作步骤： 首先由外部设备发出DMA传送请求信号，或通过程序将DMA通道请求触发器置1； 如果有2个以上DMA通道请求信号有效，8237A的优先权编码器和裁决器裁决出优先级最高的DMA通道； DMA通过HOLD信号向CPU发出总线请求； CPU完成当前总线周期以后，回送HLDA信号，同时让出总线权； DMA获取总线，驱动DACK信号有效，该信号通常用做I/O通道的片选择信号，DMA的控制信号MEMR#和I/OW#，或IOR#和MEMW#成对有效，控制存储器和I/O通道之间的数据传送。如果是存储器到存储器之间的传送，一般需要占用2个DMA通道。 DMA传

6、送完毕以后，送出EOP信号，使DACK信号无效，HRQ信号无效，DMA释放总线。3、 机器指令的格式一条指令实际上包括两种信息即操作码和地址码。操作码（OperationCode，OP）用来表示该指令所要完成的操作（如加、减、乘、除、数据传送等），其长度取决于指令系统中的指令条数。地址码用来描述该指令的操作对象，它或者直接给出操作数，或者指出操作数的存储器地址或寄存器地址（即寄存器名）。操作码+操作数的地址+操作结果的存储地址+下条指令的地址4、 指令周期CPU从内存取出一条指令并执行这条指令的时间总和。 5、 RISCRISC（精简指令集计算机）是一种执行较少类型计算机指令的微处理器四、简答

7、题（每题5分，共20分）1、Cache有哪三种基本映像方式？各自优缺点是什么？Cache有三种映像方式：全相联映像方式，直接映像方式，多路组相联映像方式。全相联映像方式是指主存中任一个字（字块）可以写入Cache中的任何一个字（字块）中。其优点是有最大的灵活性。缺点是要确定读的信息是否在Cache中，必须用原本读主存的地址与整个Cacha每一个单元的标志字段比较，电路过于复杂，成本较高。直接映像方式是指主存的一个字（字块）只能映像到Cache的字和字块中。优点是要确定读的信息是否在Cache中时原本读主存的地址与标志字段比较的线路简单，成本低；缺点是Cache的使用缺乏灵活性，影响命中率。多路

8、组相联映相方式是对全相联映相方式和直接映像方式的一种折中的处理方案。它与直接相联映像方式的区别在于每个主存字块可以从多个（例如2，4，8个，而不是一个）体中选择其一完成写入Cache的操作，它与全相联映像的类同之处是把一个主存字写进Cache时，可以在Cache的多个（而不是任何一个）个体中选择。既有较高的命中率，又使比较线路也不会太复杂。2、 简述浮点运算器的作用，它由哪几部分组成？4、 举出CPU中6个主要寄存器的名称及功能。指令寄存器IR，存放从CPU读出的指令数据寄存器DR，暂时存放CPU从主存读来的一条指令或一个数据字地址寄存器AR，用于保存CPU当前要访问的主存单元或I/O端口地址

9、程序计数器PC，用于确定下一条指令在主存中的地址累加寄存器AC，为算数逻辑单元提供一个操作数，并用来输出操作结果状态寄存器PSW，保存运算和测试的状态结果五、计算题（10分）设机器字长为8位（含1位符号位），用补码运算规则计算： A=11/64，B=-15/32，求A+BA=（1011）2/2 6 ，所以将1011小数点左移6位，即可得A=（0.001011）2。六、设计题（每题10分，共20分）1、设有一个具有20位地址和32位字长的存储器，问：（1）如果存储器由512k8位SRAM芯片组成，需要多少片？（2）需要多少位地址作芯片选择？（3）画出存储体的组成框图。（1） .(220/219)

10、*(32/8)=2*4=8片（2） .需要1位地址线作芯片选择（3） .很简单，省略2、 机有五个中断源L0、L1、L2、L3、L4，按中断响应的优先次序由高向低排序为L0L1L2L3L4，现要求中断处理次序为L1L4L0L3L2，根据下示格式，请写出各中断源的屏蔽字。中断源屏蔽字1 2 3 4 5L0L1L2L3L4设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源 屏蔽字0 1 2 3 4L0 1 1 0 0 0L1 0 1 0 0 0L2 1 1 1 1 0L3 1 1 0 1 0L 4 1 1 1 1 1 一、单项选择题（每小题2分，共20分）1、冯诺伊曼机工作方式的基本

11、特点是（ ）。A多指令流单数据流B按地址访问并顺序执行指令C堆栈操作D存储器按内容选择地址2、微型计算机的分类通常以微处理器的（ ）来划分。A芯片名 B寄存器数目 C字长 D规格3、将有关数据加以分类、统计、分析，以取得有价值的信息，我们称其为（ ）。A数据处理 B辅助设计 C实时控制 D数值计算4、虚拟存储器是建立在多层次存储结构上，用来解决（ ）的问题。A存储 B外存 C主存容量不足 D外存容量不足5、计算机的存储器系统是指（ ）。ARAM存储器 BROM存储器 C主存储器 D主存储器和外存储器6、一个16K32位的存储器，其地址线和数据线的总和是（ ）。A48B46C36D327、某机字

12、长32位，存储容量1MB，若按字编址，它的寻址范围是（ ）。A 1MB B 512KB C 256K D 256KB8、常用的虚拟存储系统由（ ）两级存储器组成。A主存辅存 B快存主存 C快存辅存 D通用寄存器主存9、存储字长是指（ ）。A存放在一个存储单元中的二进制代码组合B存放在一个存储单元中的二进制代码位数C. 存储单元的个数D. 机器指令的位数10、集中式总线控制中，（ ）方式对电路故障最敏感。A链式查询B计数器定时查询C独立请求D总线式二、改错题（针对各题的题意，改正其错误或补充其不足。每题2分，10分）1、在计算机系统中，除CPU外的其它部件和设备都称为外围设备。2、单总线结构系统

13、是指：各大功能部件之间用一根信号线连接。3、在虚拟存储器中，当程序正在执行时，一般由装入程序完成地址映射。4、在寄存器寻址方式中，指定寄存器中存放的是操作数地址。5、加法器是构成运算器的基本部件，为提高运算速度，运算器一般采用串行加法器。三、名词解释（每题4分，共20分）1、链式查询方式链式查询方式:用3条控制线进行控制:BS(总线忙); BR(总线讲求); BG(总线允许).特征:将BG串行地从一部件(I/O接口)送到下一个部件,直到到达有请求的部件为止.优先权位置:离总线控制器最近的部件具有最高使用权,离它越远,优先权越低.电路:链式查询靠接口的优先权排队电路实现.2、Cache高速缓冲存储器 一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。存储器的高速缓冲存储器存储了频繁访问的 RAM 位置的内容及这些数据项的存储地址。当处理器引用存储器中的某地址时，高速缓冲存储器便检查是否存有该地址。如果存有该地址，则将数据返回处理器；如果没有保存该地址，则进行常规的存储器访问。因为高速缓冲存储器总是比主RAM 存储器速度快，所以当 RAM 的访问速度低于微处理器的速度时，常使用高速缓冲存储器。3、 程序中断方式当主机启动外设后，无需等待查询，而是继续执行原来的程序，外设在做好输入输出准备时，向主机发出中断请求，主机接到请求后就暂时中止原来执行的程序，转去执行中断服