《单片机控制语音芯片的录放音系统的设计毕业论文设计》由会员分享，可在线阅读，更多相关《单片机控制语音芯片的录放音系统的设计毕业论文设计（27页珍藏版）》请在金锄头文库上搜索。
1、目 录摘要Abstract(2)引言(2)一. AT89C2051概述(2)().单片机概述(2)(二)AT89C51单片机(3)1、 主要性能(3)2、 引脚功能说明(4)二.语音芯片(12)1、 语音芯片的概述(12)2、 ISD1720简介(13)三.语音芯片在单片机中系统的使用(17)四.总体电路设计(17)致谢词(22)参考文献(23)单片机控制语音芯片的录放音系统的设计 摘 要：介绍了由Flash单片机AT89C2051及数码语音芯片ISD2560组成的电脑语音系统设计出了系统的硬件电路，给出了录、放音实用的源程序。目前基于单片微机的语音系统的应用越来越广泛，如电脑语音钟、语音型数
2、字万用表、手机话费查询系统、排队机、监控系统语音报警以及公共汽车报站器等等。本文作者用Flash单片机AT89C2051和录放时间达60s的数码语音芯片ISD2560设计了一套智能语音录放系统，实现了语音的分段录取、组合回放，通过软件的修改还可以实现整段录取，循环播放，而且不必使用专门的ISD语音开发设备。关键词：AT89C2051单片机 ISD2560语音芯片 分段录音 组合回放Abstract In the paper, a microcomputer sound system based on AT89C2051 and ISD2560 is introduced. Hardware c
3、ircuit of system is designed, and practical programmers are given.Key words: AT89C2051 ISD2560 subsection record combination return play一.AT89C2051概述(一).单片机概述l 单片机的概念电子计算机的发展经理了从电子管、晶体管、集成电路到大规模集成电路共四个阶段，即通常所是说的第一代、第二代、第三代和第四代计算机。现在广泛使用的微型计算机是大规模集成电路技术的产物，因此它属于第四代计算机，而单片机则是卫星计算机的一个分支。从1971年微型计算机问世以来
4、，由于实际应用的需要，微型计算机向着两个不同的方向发展：一个是向高速度、大容量、高性能的高档微机方向发展；而另一个则是想稳定可靠、体积小和价格廉的单片机方向发展。但两者在原理和技术上是紧密联系的。l 通用单片机和专用单片机根据控制应用的需要，可以将单片机分为通用型和专用行。通用型单片机是一种基本芯片，它的内部资源比较丰富，性能全面且适用性强，能覆盖多种应用需求。用户可以根据需要设计成各种不同应用的控制系统，即通用单片机有一个再设计过程，通过用户的进一步设计，才能组建成一个以单片机为核心再配以其他外围电路的应用控制系统。专用型的单片机主要是应用在专门针对某个特定产品的，例如电镀表和IC卡读写器上
5、的单片机等。这种应用的最大特点是针对性强而且数量巨大。本电路所使用的是通用型的单片机AT89C205189系列单片机有AT89C系列的标准型及抵挡型，还有AT89S系列的高档型。AT89C单片机的结构图如下。它主要由下面几部分组成：1个8位中央处理器、片内RAM、4个8位的双向可寻址I/O口、1个全双工UART（通用异步接收发送器）的串行接口、2个16位的定时器/计数器、多个优先级的嵌套中断结构，以及一个片内振荡器和时钟电路。 在AT89C单片机结构中，最显著的特点是内部含有FLASH存储器，而在其他方面的结构，则和INTEL公司的8051的结构没有太大的区别。(二).AT89C2051单片机
6、 AT89C2051是一带有2KBFLASH可编程、可檫除只读存储器的低压、高性能8位CMOS微型计算机，它采用ATMEL的高密非易失存储器技术制造，不并和工业标准MCS-51指令集和引脚结构兼容。通过在单块芯片上组合通用的CPL1和FLASH存储器，使AT89C2051成为一强劲的微型计算机。AT89C2051提供以下标准功能：2KBFLASH存储器；128字节RAM；15条I/O口引线；2个16位定时器/计数器；1个5向量2级中断结构；1个全双工串行口；1个精密模拟比较器以及片内振荡器和时钟电路。此外，AT89C2051是用可降到0频率的静态逻辑操作设计的，并自持两种可选的软件节电工作方式
7、。掉电方式保存RAM内容，但振荡器停止工作，并禁止所有其他部件的工作直到下一个硬件复位。1 主要性能l 和MCS-51产品兼容l 2KB可重编程FLASH存储器l 耐久性：1000次写/檫除。l 2.7-6.0v的操作范围l 全静态操作：0HZ-24MHZ l 2级加密程序存储器l 128*8位内部RAMl 15条可编程I/O引线l 2个16位定时器/计数器l 6个中断源l 可编程串行UART通道l 直接LED驱动输出l 片内模拟比较l 低功耗空载和掉电方式。 图112引脚功能说明l Vcc: 电源电压l GND：地l P1口：P1口是一组8位双向I/O口，P1.2-P1.7提供内部上拉电阻，
8、P1.0和p1.1内部无上拉电阻，主要是考虑它们分别是内部精密比较器的同相输入端（AIN0）和反相输入端（AIN1），如果需要应在外部接上拉电阻。P1口输出缓冲器可吸入20mA电流可直接驱动LED。当p1口引脚写入“1”时可作输入端，当引脚p1.2-p1.7用作输入并被外部拉低时，它们将因内部的上拉电阻而输出电流。P1口还在Flash闪速变成及程序校验时接收代码数据。l P3口：p3口的p3.0-p3.5、p3.7是带有内部上拉电阻的7个双向I/O口。P3.6没有引出，他作为一个通用I/O口但不可访问，但可作为固定输入片内比较器的输出信号，P3口缓冲器可吸入20mA电流。当P3口写入“1”时，
9、它们被内部上拉电阻拉高并可作为输入端口。做输入时，被外部拉低的P3口将用上拉电阻输出电流。P3口还用于实现AT89C2051特殊功能，如下表所示：P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。l RST：复位输入。RST引脚一旦变成两个机器周期以上高电平，所有的I/O口都将复位到“1”状态，当振荡器政治工作时，持续两个机器周期以上的高电平便可完成复位，每个机器周期为12个振荡时钟周期。l XTAL1：振荡器反相放大器的及内部时钟发生器的输入端。l XTAL2：振荡器反相发党旗的输出端。 表11l 振荡器特征：XTAL1、XTAL2为片内振荡器的反相放大器的输入和输出端，如下
10、图所示。可采用石英警惕或陶瓷振荡器组成时钟振荡器，如需从外部输入时钟驱动AT89C2051，时钟信号从XTAL1输入，XTAL2应悬空。由于输入靠内部电路是经过一个2分频触发器，所以输入的外部时钟信号无需特殊要求，但它必须符合电平的最大和最小值及时序规范。图12l 特殊功能寄存器：片内特殊功能寄存器（SFR）空间存储区的影象图如下表所示。并非存储区中所有的地址单元都被占用，未占用的地址单元亦不能使用，如果对其进行读访问一般返回为随机数，写访问也不确定。这些单元是为了以后利用这些未使用的地址单元扩展新功能而设置。所以用户软件不要对它们写“1”，在这种情况下，新位的复位或不激活值总为“0”。l 某
11、些指令的约束条件：AT89C2051是经济型低价位的微控制器，它含有2K字节的Flash闪速程序存储器，指令系统与MCS-51完全兼容，可使用MCS-51指令系统对其进行编程。但是在使用某些有关指令进行编程时，需要注意一些事项。和跳转或分支有关的指令有一定的空间约束，使目的地址能安全在AT89C2051的2K字节的物理程序存储器空间内，必须注意这一点。对于2K字节存储器的AT89C2051来说，LJMP 7E0H是一条有效指令，而LJMP 900H则为无效指令。1. 分支指令对于LCALL、LJMP、ACALL、AJMP、SJMP、JMPA+DPTR等指令，只要记住这些分支指令的目的地址在程序
12、存储器大小的物理范围内（AT89C2051程序空间为：000H-7FFH单元），这些无条件分支指令就会正确执行，超出物理空间的限制会出现不可预知的程序错误。CJNE.、DJNZ.、JB、JNB、JC、JNC、JBC、JZ、JNZ等这些条件转移指令的使用与上述原则一样，同样，超出物理空间的限制引起不可预知的程序错误。至于中断的使用，80C51系列硬件结构中已保留标准中断服务子程序的地址。2. 与MOVX相关的指令，数据存储器 AT89C2051包含128字节内部数据存储器，这样，AT89C2051的堆栈深度局限与内部RAM128字节范围内，它既不支持外部数据存储器的访问，也不支持外部程序存储器的
13、执行，因此程序中不应有MOVX.指令。l 程序存储器的加密：AT89C2051使用对芯片上的两个加密进行编程或不编程来得到如下表所示的功能：表12l 空闲模式：在空闲模式下，CPU保持睡眠状态而所有片内的外设仍保持激活状态，这种方式由软件产生。此时，片内RAM和所有特殊功能寄存器的内容保持不变。空闲模式可由任何允许的中断请求或硬件复位终止。P1.0和P1.1在不使用外部上拉电阻的情况下应设置为“0”，或者在使用上拉电阻的情况下设置为“1”。应注意的是：在 用硬件复位终止空闲模式时，AT89C2051通常从程序停止一直到内部复位获得控制之前的两个机器周期处恢复程序执行。在这种情况下片内硬件禁止对
14、内部RAM的读写，但允许对端口的访问，要消除硬件复位终止空闲模式对端口意外写入的可能，原则上进入空闲模式指令的下一条指令不 应对端口引脚或外部存储器进行访问。l 掉电模式在掉电模式下，振荡器停止工作，进入掉电模式的指令是最后一条被执行的指令，片内RAM和特殊功能寄存器的内容在终止掉电模式前被冻结。退出掉电模式的唯一方法是硬件复位，复位后将重新定义全部特殊功能寄存器但不改变RAM中的内容，在VCC恢复到正常的工作电平前，复位应无效，且必须保持一定时间以使振荡器重启并稳定工作。P1.0和P1.1在不使用外部上拉电阻的情况下应设置为“0”，或者在使用外部上拉电阻时应设为“1”。表13l Flash闪速存储器的编程：AT89C2051是在擦除状态下（也即所有单元内容均为FFH时）用2K字节内PEROM代码存储阵列进
