《实验五存储体系实验》由会员分享，可在线阅读，更多相关《实验五存储体系实验（5页珍藏版）》请在金锄头文库上搜索。
1、实验五存储体系实验深圳大学实验报告课程名称：计算机系统(3)实验项目名称：存储体系实验学院：计算机与软件学院专业：计算机与软件学院所有专业指导教师：*报告人：* 学号：* 班级：*实验时间：12月19日星期二实验报告提交时间：12月21日星期四教务处制一、实验目的增进对cache工作原理的理解体验程序中访存模式变化是如何影响cache效率进而影响程序性能的过程；学习在X86真实机器上经过调整程序访存模式来探测多级cache结构以及TLB的大小。二、实验内容按照下面的实验步骤及说明，完成相关操作记录实验过程的 截图：（1）x86 cache层次结构的测量（90分）首先，设计一个用于测量x86系统
2、上的cache层次结构的方案，然后设计出相应的代码；然后，运行你的代码获得相应的测试数据。最后，根据测试数据分析你的x86机器有几级cache，各自容量是多大。（2）选做：尝试测量你L1 cache行的大小；（3）选做：尝试测量你的x86机器TLB有多大（报告撰写质量10分） 三、实验环境硬件：桌面PC软件：Windows四、实验步骤及说明（1）x86 cache层次结构的测量一个程序从存储系统中读取数据的速率为读吞吐量，或者有时称为读带宽。如果一个程序在s秒的时间段内读n个字 节，那么这段时间内的读吞吐量就等于n/s，典型的是以兆字 节每秒（MB/s）为单位的。如果我们要编写一个程序，它从一
3、个紧密程序循环中发出 一系列读请求，那么测量出的读吞吐量能让我们看到对于这个 读序列来说的存储系统的性能。关于这个测试，有两个基本的概念：时间局部性与空间局部 性。时间局部性：被引用过一次的存储器位置在未来会被多次引用（一般在循环 中）。空间局部性：如果一个存储器的位置被引用，那么将来她附近的位置也会被 引用。本实验使用的是x64位系统，配置如下图：业理器；IntelCor&(TM) I7-4510U CPU 2,00GHz 2,60 GHz己安装野内存RAM：6.00 GB 7.69 GB可司玲津型：64位逢作紊毓r基于y&4跑器尊D触摸：没有可司于此易示器的笔或S控赖入程序主程序代码如下图
4、：/* ?tegin juroimcainoaln */ in t iTjain. ( J3in iSg肴；/ * NorlrLa-3r rsec| in JDytes) Inr stxlcls;/* 5rride |1il arxay mlEmeniw)dcuble Mhz ;J* Clock frciTij.e-n.cy kmir._daa (laca! K!yLELEM3) r /* Iz.itiaJ.xEE eaa3i el emenc m laxa * / Hhz = jhIlz (Z J ;/* EsrUaace clie clack Erequena */* Send nioun
5、tainjnaln/* Not sham in the cext *7primciTQlncE recrjEncy is arrrox. %. if lOEzXnP Mnz r prinrl： (7 DiodnL 日上匚：M3 /b e 二b d,t);print(Ftr,) / tor (stride 1 r stride MAX.5TRIEEi scri(3e4-+3 prinrl： (lrn = MIHBYTE5; size = JL ( /* $en.d mtiunralrLmaln */* Not shown in the text */ if (szze 1 44 2 21) prmti C,;tdiiitIT t size / (1 20);else printf-fedtt, size / 102);/* fU-Egxn mauiiaxoaaxn */ J tor fsrlde = L; sc ride = fc&XSTRIDE; scrlde+-F)(.硕 prinLl：(,TXnB!);rit(O);/ * $enc3 mouxLcaiiLmaln */五、实验结果运行程序，结果如下:
