《数字电子技术考试复习选择填空题汇总》由会员分享,可在线阅读,更多相关《数字电子技术考试复习选择填空题汇总(16页珍藏版)》请在金锄头文库上搜索。
1、WORD数字电子技术试卷一、 选择题: A组:1.如果采用偶校验方式,下列接收端收到的校验码中,( A )是不正确的A、00100B、10100C、11011D、11110、某一逻辑函数真值表确定后,下面描述该函数功能的方法中,具有唯一性的是(B)A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和、在下列逻辑电路中,不是组合逻辑电路的是(D)A、译码器B、编码器C、全加器D、寄存器、下列触发器中没有约束条件的是(D)A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器、555定时器不可以组成 D 。A.多谐振荡器 B.单稳态触发器
2、 C.施密特触发器 D.JK触发器、编码器(A)优先编码功能,因而(C)多个输入端同时为。A、有B、无C、允许D、不允许、(D)触发器可以构成移位寄存器。A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器、速度最快的A/D转换器是(A)电路A、并行比较型B、串行比较型C、并串行比较型D、逐次比较型9、某触发器的状态转换图如图所示,该触发器应是( C ) A. J-K触发器 B. R-S触发器 C. D触发器 D. T触发器10.(电子专业作)对于VHDL以下几种说法错误的是(A )A VHDL程序中是区分大小写的。B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三
3、部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述,可以看成是定义元件的引脚D 结构体是描述元件部的结构和逻辑功能B组:1、微型计算机和数字电子设备中最常采用的数制是-( A ) A.二进制 B.八进制 C. 十进制 D.十六进制2、十进制数6在8421BCD码中表示为-( B ) A.0101 B.0110 C. 0111 D. 10003、在图1所示电路中,使的电路是-( A )A. B. C. D. 4、接通电源电压就能输出矩形脉冲的电路是-( D )A. 单稳态触发器 B. 施密特触发器 C. D触发器 D. 多谐振荡器5、多谐振荡器有-( C )A. 两个稳态
4、 B. 一个稳态 C. 没有稳态 D. 不能确定6、已知输入A、B和输出Y的波形如下图所示,则对应的逻辑门电路是-( D )A. 与门 B. 与非门 C. 或非门 D. 异或门 7、下列电路中属于时序逻辑电路的是-( B )A. 编码器 B. 计数器 C. 译码器 D. 数据选择器8、在某些情况下,使组合逻辑电路产生了竞争与冒险,这是由于信号的-( A )A. 延迟 B. 超前 C. 突变 D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器,适用于数据存储类型的时序电路-( C )A. RS触发器 B. JK触发器 C. D触发器 D. T触发器10、电路和波形如下图,正确输出的波形是
5、-( A )A. B. C. D. C组:1十进制数25用8421BCD码表示为A。A.11001 B.0010 0101 C.100101 D.100012. 当逻辑函数有n个变量时,共有D个变量取值组合? A.n B.2n C. n2 D.2n3在何种输入情况下,“与非”运算的结果是逻辑0。D A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是14存储8位二进制信息要D个触发器。A.2 B.3 C.4 D.85欲使JK触发器按Qn+1=n工作,可使JK触发器的输入端A。A.J=K=1 B.J=0,K=1 C.J=0,K=0D.J=1,K=06多谐振荡器可产生B。A.正弦波
6、B.矩形脉冲 C.三角波 D.锯齿波7在下列逻辑电路中,不是组合逻辑电路的是A。A.译码器 B.编码器 C.全加器 D.寄存器8八路数据分配器,其地址输入端有B个。A.2 B.3 C.4 D.898位移位寄存器,串行输入时经D个脉冲后,8位数码全部移入寄存器中。A.1 B.2 C.4 D.810一个无符号8位数字量输入的DAC,其分辨率为D位。A.1 B.3 C.4 D.8D组:1、下列四个数中,最大的数是(B) A、(AF)16B、(0)8421BCD C、(10100000)2D、(198)102、下列关于异或运算的式子中,不正确的是(B) A、AA=0B、 C、A0=AD、A1=3、下列
7、门电路属于双极型的是(A) A、OC门B、PMOS C、NMOSD、CMOS4、对于钟控RS触发器,若要求其输出“0”状态不变,则输入的RS信号应为( A) A、RS=X0B、RS=0X C、RS=X1D、RS=1X5、如图所示的电路,输出F的状态是( D )A、AB、AC、1D、0 6、AB+A 在四变量卡诺图中有( B )个小格是“1”。A、13B、12C、6D、5 7、二输入与非门当输入变化为( A )时,输出可能有竞争冒险。A. 0110 B. 0010 C. 1011 D. 11018、N个触发器可以构成能寄存( B )位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N
8、9、以下各电路中,( B )可以产生脉冲定时。 A. 多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器10、输入至少( B )位数字量的D/A转换器分辨率可达千分之一。A. 9 B. 10 C. 11 D. 12二、 判断题:A组:1、MP音乐播放器含有D/A转换器,因为要将存储器中的数字信号转换成优美动听的模拟信号音乐。()2、真值表、函数式、逻辑图、卡诺图和时序图,它们各具有特点又相互关联。()3、有冒险必然存在竞争,有竞争就一定引起冒险。()4、时序逻辑电路的特点是:电路任一时刻的输出状态与同一时刻的输入信号有关,与原有状态没有任何的联系()5、(电子专业作)FPG
9、A是现场可编程门阵列,属于低密度可编程器件。()B组:1、时序电路无记忆功能,组合逻辑电路有记忆功能。-( )2、在普通编码器中,任何时刻都只允许输入二个编码信号,否则输出将发生混乱。( )3、基本的RS触发器是由二个与非门组成。-( )4、A/D转换器是将数字量转换为模拟量。-( )5、逻辑电路如下图所示,只有当A=0,B=0时Y=0才成立。-( )C组:1若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等。( )2三态门的三种状态分别为:高电平、低电平、不高不低的电压。( )3.D触发器的特性方程为Qn+1=D,与Qn无关,所以它没有记忆功能。( )4.编码与译码是互逆的过程。( )
10、5.同步时序电路具有统一的时钟CP控制。( )D组:1、时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。( )2、D触发器的特性方程为Qn+1=D,与Qn无关,所以它没有记忆功能。( )3、用数据选择器可实现时序逻辑电路。( )4、16位输入的二进制编码器,其输出端有4位。()5、时序电路不含有记忆功能的器件。( )三、 填空题:A组:、 数字电路按照是否有记忆功能通常可分为两类: 组合逻辑电路、 时序逻辑电路 。、 三态门的三种状态是指_0_、_1_、_高阻_。、 实现A/D转换的四个主要步骤是_采样_、_保持_、_量化_、_编码_。、 将十进制转换为二进制数、八进制数、十六进制数:(25.6875( 5、寄存器分为_基本寄存器_和_移位寄存器_两种。6、半导体数码显示器的部接法有两种形式:共 阳极 接法和共 阴极 接法。7、与下图真值表相对应的逻辑门应是_与门_输入 A B输出 F 0 00 0 10 1 00 1 118、已知L=A+C,则L的反函数为=_