《三位数字显示器课程设计》由会员分享，可在线阅读，更多相关《三位数字显示器课程设计（11页珍藏版）》请在金锄头文库上搜索。
1、三位数字显示器课程设计一、设计目的：了解计时器主体电路的组成及工作原理。1.熟悉集成电路及有关电子元器件的使用。 2.在Multisim仿真软件上仿真并成功运行。3.通过实际电路方案的分析比较，设计计算，元件选取，安装调试等环节，初步掌握简单实用电路的分析方法和工程设计方法。4.熟悉555方波振荡器的应用，计数器的级联及其计数、译码、显示电路的整体配合；二、设计任务与要求：设计一个三位数字显示的时间计时系统（秒表），以供运动员比赛用。要求：（1）以1秒为最小单位进行显示；（2）秒表由3三位数码管显示，最大计时9分59秒。（3）具有清零、启动计时、暂停计时、继续计时等控制功能。（4）除了以上功能
2、，个人可根据具体情况进行电路功能扩展。三、设计原理：实现一个三位数字显示的秒表系统，需要振荡器（脉冲冲源）、秒计数电路及译码显示电路等组成部分。秒计数电路满60向分计数电路进位（显示0059s），分计数电路满足10（显示09）后清零，等待重新计时。控制开关为两个：启动（继续）/暂时计时开关和复位开关。原理框图如下 ：图为 秒表原理框图 其中：（1）显示器：采用3片LED显示器把各位的数值显示出来，是秒表最终的输出，有分、秒、和毫秒位。 （2）记数器：对时钟信号进行记数并进位,毫秒和秒之间10进制,秒和分之间60进制。（3）控制器：控制电路是对秒表的工作状态（记时开始/暂停/继续/复位等）进行控
3、制的单元，可由触发器和开关组成。 (4)时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源,产生100HZ的脉冲; (3)译码器：对脉冲记数进行译码输出到显示单元中；设计内容：1.搭接电子秒表的整体设计电路；2.校准1秒信号源；3.测试电子秒表清零、开始计时、停止计时功能。电路分析：实验电路图如下所示：四、实验器件简绍：1、时钟脉冲发生器：555 定时器是模拟 数字混合式集成电路，利用它可以方便地构成脉冲产生、整形电路和定时、延时电路。用555定时器构成的自激式多谐振荡器，是一种性能较好的时钟源。调节电位器 Rp ，使在输出端3获得频率为50HZ的矩形波信号。2、555 定时器的电路
4、结构及其功能：图2.2.2为 555 定时器的内部逻辑电路和外引脚图，从结构上看， 555 电路由 2 个比较器、 1 个基本 RS 触发器、 1 个反相缓冲器、 1 个集电极开路的放电晶体管和 3 个 5k 电阻组成分压器组成。THOUTDIS00导通10导通1保持保持11截止555定时器逻辑功能表 多谐振荡器如图2.2.3所示。当电路刚接通电源时，由于C (C1/C2)来不及充电，555电路的2脚处于零电平，导致其输出3脚为高电平。当电源通过R1、Rp向C充电到VcVcc时，输出端3脚由高电路平变为低电平，电容C经R1和内部电路的放电开关管放电。当放电到VcVcc时，输出端又由低电平转变为
5、高电平。此时电容再次充电，这种过程可周而复始地进行下去，形成自激振荡。图2.2.4是输出端及电容器C上电压的波形。 图 2.2.4 波形图 图 2.2.5多谐振荡器电路振荡频率的估算：（为了电路更直观，见图2.2.5）（1）电容充电时间T1。电容充电时，时间常数1=（R1+R2）C，起始值vC（0+）=，终了值vC（）=VCC，转换值vC（T1）=，带入RC过渡过程计算公式进行计算： （2.2.1） （2.2.4）（2）电容放电时间T2电容放电时，时间常数2=R2C，起始值vC（0+）= ，终了值vC（）=0，转换值vC（T2）=，带入RC过渡过程计算公式进行计算： （3）电路振荡周期TT=T
6、1+T2=0.7(R1+2R2)C （2.2.2）（4）电路振荡频率f （2.2.3）（5）输出波形占空比q定义：q=T1/T，即脉冲宽度与脉冲周期之比，称为占空比。3、 计数器：计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,还常用作数字系统的定时,分频和执行数字运算以及其它特定的逻辑功能. 计数器种类很多按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器.根据计数制的不同,分为二进制计数器,十进制计数器和任意进制计数器.根据 计数的增减趋势,又分为加法,减法和可逆计数器.还有可预置数和可编程序功能计数器等等（1）分频器电路： 通常，数字钟的晶体振荡器
7、输出频率较高，为了得到 0.1Hz的秒信号输入，需要对振器的输出信号进行分频。图2.3.1中的U1是一个十进制计数器，对振荡器的输出信号进行分频。对频率为 50HZ的时钟脉冲进行五分频，在输出端 QD 取得周期为 0.1S的矩形脉冲，作为时间计数单元的时钟输入。单元电路2.2.5所示。若计数器U1不用，直接用555产生的信号作计数脉冲是可以实现的。根据多谐振荡电路的频率公式（2.2.3），直接产生0.1S（10Hz）的脉冲，可以调节电路的R和C的数值。（2）时间计算：计数器U2及计数器U3接成8421码十进制形式，将CP2（即CKB）和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为
8、输出端，则构成异步8421码十进制加法计数器。S2断开秒表应清为00，S2接通(S1闭合)，秒表应开始计数。 4、 译码器：译码器是一个多输入，多输出的组合逻辑电路.它的作用是把给定的代码进行翻译，成相应的状态,使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换,终端的数字显示,还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。计数器实现了对时间的累计以 8421BCD码形式输出，译码器电路采用74LS47集成块，其功能表如下：74LS47功能表5、 数
9、码管： 一个LED数码管可用来显示一位09十进制数和一个小数点.小型数码管(0.5寸和0.36寸)每段发光二极管的正向压降,随显示光(通常为红,绿,黄,橙色)的颜色不同略有差别,通常为22.5V,每个发光二极管的点亮电流在510mA.LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器,该译码器不但要完成译码功能,还要有相当的驱动能力。这个设计的数码管采用共阳型数码管。一个LED数码管可用来显示一位09十进制数和一个小数点。本电路中的两个数码管分别显示个位为1.09.0、十分位为0.10.9。五. 设计步骤：1、 设备与元件：设备：直流稳压电源一台，示波器一台，逻辑笔一支，万用
10、表一块。元件：定时器555一块， 二-五-十制计数器74LS160三块，译码器74LS47三块，7467两块， 共阳型数码管两只，1k电阻一只，100k电阻一只，100k电位器一只，电容器0.1F、0.01F、0.022F各一只。2、 测试调整： 按照设计原理图进行连接实际元件连接，依次对各部分进行测试：（1）时钟发生器的测试 用示波器观察输出电压波形并测量其频率，调节器节Rp，使输出矩形波频为50Hz。若无波形输出，检查555线路连接是否良好，555定时器构成的多谐振荡是否起振。（2）计数器的测试 S1闭合，检查计数器U1的QD端应有周期为0.1S的脉冲输出，S1断开Q3端无脉冲输出。RO(
11、1)、RO(2)、R9(1)、R9(2)接逻辑开关输出插口，CPB接单次脉冲源,CPA接高电平“1”，QDQA接实验设备上译码显示输入端D、C、B、A，按表2.2.1测试其逻辑功能，记录之。 计数器U2及计数器U3接成8421码十进制形式，同内容（1）进行逻辑功能测试。记录之。 将计数器U1、U2、U3级连，进行逻辑功能测试。记录之。（3）电子秒表的整体测试：各单元电路测试正常后，按总图把几个单元电路连接起来，进行电子秒表的总体测试。先按一下停止按钮，此时电子秒表不工作，再按一下启动按钮，则计数器清零后便开始计时，观察数码管显示计数情况是否正常，如不需要计时或暂停计时，按一下停止按钮，计时立即
12、停止，但数码管保留所计时之值。（4）电子秒表准确度的测试：利用电子钟或手表的秒计时对电子秒表进行校准。六、设计心得体会：通过这次课程设计，使我加深了对4线-10线译码器，160计数器和基本触发器的原理，功能的理解，而且对它们各自的应用更加熟练，例如160计数器的扩展，归零法为什么要用基本除法器等等有了进一步的理解。除此之外，我还掌握了LED显示器的用法和功能，对秒表的结构和工作状况有了大致的了解，总之这次课程设计时握受益匪浅。5 参考文献1 陈晰.数字电路试验技术基础.北京：电子工业出版社，19992 李元.数字电路与逻辑设计.南京：南京大学出版社，19973 郝波.数字电子技术，西安：西安电子科技大学出版社，20044 郭斌.数字逻辑电路.北京：电子科技大学出版社，19955 程震先.数字电路实验与应用.北京：北京理工大学出版社,1999
