《第4章集成触发器学习指导》由会员分享，可在线阅读，更多相关《第4章集成触发器学习指导（27页珍藏版）》请在金锄头文库上搜索。
1、第四章集成触发器一、内容提要能够存储一位二值信息的基本单元称为双稳态触发器，简称触发器。触发器是组成时序逻辑电路的基本单元。它的显著特点是具有记忆功能，一个触发器能记住 1位二值信号（0或1），n个触发器组合在一起就能记忆n位二值信号。（一）、触发器的特点I、它有两个能自行保持的稳定状态触发器有两个输出端，分别记作Q、Q，其状态是互补的：Q = 1, Q = 0是一个稳定状态，称为1态；Q = 0, Q = 1是另一个稳定状态，称为0态;其他情况如Q = Q = 0或Q = Q = 1,不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态.2、在适当的输入信号作用下，触发器能从原
2、来所处的一个稳态翻转成另一个稳态。3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。（二）、触发器的类型1、按触发方式分，有电平触发方式、主从触发方式和边沿触发方式2、 按逻辑功能分，有 RS触发器、JK触发器、D触发器和T触发器。S RQn0（约束条件）（三）、各类触发器的状态方程1、n 1RS触发器：SR2、JK触发器：Qn 1JQn KQn3、D触发器：Qn 1 D4、T 触发器：Qn 1 T Qn5、T触发器：Qn 1 Qn由于目前实际生产的集成时钟触发器只有D型和JK型两种，如果需要使用其它逻辑功能的触发器，可以利用转换逻辑功能的方法，将D或JK触发器转换成所需功能
3、的触发器发器二、重点难点本章主要内容包括：（1 ）基本触发器的电路组成和工作原理。（2） RS触发器、JK触发器、D触发器、T和T触发器的逻辑功能以及触发器的描述方法 逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。各种触发方式的重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法； 特点、脉冲工作特性。本章的难点主要集中在各触发器的内部结构和工作原理三、习题精解知识点：基本RS触发器工作状态判断.例4.1 电路如图4。1所示。已知 A、B波形，判断Q的波形应为(A)、(B)、( C)、(D)中的哪一种。假定触发器的初始状态为0。AtlCCi-R13Li(C做I
4、P) ill(h)图4.1解：电路是一个由“或非”门构成的基本rs触发器，当AB都为“ 1”时，Q Q 0,而当A =0， B =1时，则Q 0，而Q 1,所以应该是(B)波形正确。知识点：电平触发的 D触发器工作特点。例4. 2 图4。2所示为电平触发 D触发器的CP信号和D输入信号，设初始状态为 0, 确定输出端Q的波形。D 图4。2解:在CP=1时，无论D为高电平还是低电平，Q端输出信号总是和 D输入信号相同；在CP=0 期间，Q端的输出信号将保持不变。综上，Q端的输出波形如图 A4.2所示。CPQ U图 A4。2知识点：边沿D触发器的工作特点。例4。3图4.3所示为上升沿触发 D触发器
5、的输入信号和时钟脉冲波形，设触发器的初始状 态为0,画出输出信号Q的波形。图4.3解：根据边沿D触发器的功能特点可知，每个时钟脉冲CP上升沿到来之后的输出状态等于 该上升沿前一瞬间 D信号的状态，直到下一个时钟脉冲 CP上升沿到来。由此可画出输出Q 端的波形如图A4。 3所示。图 A4。3例4.4图4.4为边沿D触发器构成的电路，设触发器的初始状态 Q1Q0 00,确定Q0及Q1在 时钟脉冲作用下的波形。图4.4解：由于两个 D触发器的输入信号分别为另一个D触发器的输出，因此在确定它们的输出端波形时，应分段交替画出 Q0及Q1的波形。CPaQi图 A4.4图4.5知识点：主从JK触发器工作特点
6、。0）。例4。5已知主从JK触发器J、K的波形如图所示，画出输出Q的波形（设初始状态为解:根据主从触发器的状态转换真值表可知，在第1个CP高电平期间，J=1，K=0, Qn 1为1 ；在第2个CP高电平期间，J=1, K=1，Qn 1翻转为0;在第3个CP高电平期间，J=0, K=0， Qn 1保持不变，仍为0 ；在第4个CP高电平期间，J=1, K=0，Qn 1为1 ;在第5个CP高 电平期间，J=0,K=1，Qn 1为0;在第6个CP高电平期间,J=0,K=0，Qn 1保持不变，仍为0。 最后得到输出波形如图 A4.5所示.图 A4.5知识点：主从JK触发器的一次变化问题。例4.6设主从J
7、K触发器的初态为1,试画出它的波形1234CP图4。6 解：根据主从JK触发器一次变化现象的描述 ，了解到只有在下面两种情况下会发生一次变 化现象：一是触发器状态为 0时,J信号的变化；二是触发器状态为 1时，K信号的变化。若在CP=1期间，J、K信号发生了变化，可按照以下方法来处理： 若原态Q=0，则由J信号决定其次态，而与K无关。此时只要CP=1期间出现过 J=1,则CP下降沿时Q为1否则Q仍为0。 若原态强，则由 K信号决定其次态，而与 J无关。此时只要 CP=1期间出现过 K=1，则CP下降沿时Q为0。否则Q仍为1。在图4。6中，第5、6个CP脉冲的高电平期间，J、K信号发生了变化，其
8、它 CP脉冲 的高电平期间，J、K信号没发生变化。针对这两种不同情况分别采用前面介绍的方法画出 它的输出波形，如图 A4.6所示。12343&CP-1JK厂图 A4.6知识点：边沿JK触发器工作特点例4。7设边沿JK触发器的初态为0,输入信号波形如图4。7所示，试画出它的输出波形。图4。7解(1)以时钟下降沿为基准，划分时间间隔,CP下降沿到来前为现态，下降沿到来后为次态。(2)每个时钟下降沿到来后，根据触发器的特性方程或状态转换真值表确定其次态。 输出波形如图A4.7 所示.知识点：边沿JK触发器级联。例4。8边沿JK触发器FFO和FF1的连接如图4。8所示，设两个触发器的初始状态都是0状态
9、，试确定输出端 Q、Qo的波形，并写出这些波形所表示的二进制序列。解：根据边沿JK触发器的特点，可得到Q、Qo的波形如图A4.8所示。若将Q、Qo的时序进行排列，即为00,01, 10, 11,分别对应于0，1，2，3。可见，这个二进制序列每4个时钟脉冲重复一次，然后返回0重新开始此序列，此序列相当于对时钟脉冲进行了计数。0101010 |1i1001 :10 0I012301i1ti11p3 !I二进制序列二进制序列图 A4.8知识点：各类触发器工作状态判断。例4.9电路如图4.9所示。能实现 Qn 1了 的电路是哪一种电路图4。9解:对（a）电路，只有当A=1时才是计数型触发器；而（b ）
10、电路是T触发器只有当T=1时,n 1n才是计数触发器；（C）可以实现计数即 Q Q ,（ d）电路也不可能是计数式触发器。所以Qn 1nQ功能的电路是（c）。9例4.10电路如图4.10所示q1 Qn a的电路是哪一些电路- 厂C|_)51LR湮lb)厂_CnXI2pA。N-1B。NC.N+1D。2N2 .一个触发器可记录位二进制代码，它有个稳态A.0B 。1C.2D.33 对于T触发器，若原态Qn=O,欲使新态Qn +仁1,应使输入T=A.0B。1C.QD。Q1。 N个触发器可以构成能寄存位二进制数码的寄存器。图 4.10解：对（a）电路，因为是 D触发器，所以有Qn 1 d a Qn对（b
11、）电路,因为是RS触发器,所以有Qn 1 s RQnQ7 AQn A Q对（C ）电路，因为是T触发器，Qn 1 tQ7 QnA Qn Qn A Qn Qn A Qn对（d ）电路，因为是JK触发器，Qn 1 J Q7 K QnQnQn A Qn A Qn因此，能实现 Qn 1& A的电路是2）和（d）两个电路知识点：复位端的作用。例4.11由下降沿JK触发器组成的电路及其CP J端输入波形如图4。11所示,试画出Q端的波形（设初态为 0）。片=CA苒CI1 K RA-齐 _n_TLrLTLTLrL1jIH亠图 4。11解：该题的复位端由 CP和Q的与非实现，所以应该十分注意复位端的作用。波形
12、图为:cpAQ -四、自我测试题（共100分）（一）不定项选择题。（本大题共10题，每题1分，共10分）4 .对于D触发器，欲使 Qn+仁Qn应使输入 D=.A.0B.1C.Q D. Q5 .对于JK触发器，若J=K,则可完成 触发器的逻辑功能。A.RS B 。D C。T D 。6 .欲使JK触发器按Qn+仁Qn工作，可使JK触发器的输入端 Ao J=K=0 B.J=Q,K= Q C.J= q,K=Q D.J=Q,K=07 .欲使D触发器按Qn+仁工作，应使输入 D=oA.0 B o 1 C o QD. Q&描述触发器的逻辑功能的方法有。A.状态转换真值表 B.特性方程 C。状态转换图 D。状
13、态转换卡诺图 9为实现将JK触发器转换为 D触发器，应使oAo J=D, K=D B. K=D , J=D C o J=K=D D.J=K= D10 .下列触发器中，没有约束条件的是。A基本RS触发器B.主从RS触发器C.同步RS触发器 0边沿D触发器（二）、判断题（正确打，错误的打X.本大题共6题，每题1分，共6分）1. D触发器的特性方程为 Qn1 D ,与&无关，所以它没有记忆功能。（）2. RS触发器的约束条件 RS=0表示不允许出现R=S=1的输入。（）3. 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（）4. 主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（）5. 由两个TTL或非门构成的基本 RS触发器，当R=S=0时，触发器的状态为不定。6. 对边沿JK触发器，在CP为高电平期间，当 J=K=1时，状态会翻转一 次。（）（三）、填空题（本大题共12空，每空2分，共24分）1 .触发器有 2个稳态，存储8位二进制信息要8个触发器。2. 一个基本RS触发器在正常工作时，它的约束条件是 R+S=1，则它不允许输入S = 0且R=_0的信号。3 .触发器有两个互补的输出端Q Q,定义触发器的1状态为 ，0 状态为，可见触发器的状态指的是 端的状态。
