《数电课程设计报告完整版》由会员分享，可在线阅读，更多相关《数电课程设计报告完整版（18页珍藏版）》请在金锄头文库上搜索。
1、数字电子钟设计摘 要所谓数字钟，是指利用电子电路构成的计时器。相对机械钟而言，数字钟能达到准 确计时，并显示小时、分、秒，同时能对该钟进行调整。在此基础上，还能够实现整点 报时，定时报闹等功能。设计过程采用系统设计的方法，先分析任务，得到系统要求，然后进行总体设计， 划分子系统，然后进行详细设计，决定各个功能子系统中的内部电路，最后进行测试。本文针对简易数字钟的设计要求，提出了两种整体设计方案，在比较两个方案的优 缺点后，选择了其中较优的一个方案，进行由上而下层次化的设计，先定义和规定各个 模块的结构，再对模块内部进行详细设计。详细设计的时候又根据可采用的芯片，分析 各芯片是否适合本次设计，选
2、择较合适的芯片进行设计，最后将设计好的模块组合调试， 并最终在protues下仿真通过。关键词：数字电子钟校时报时子系统1前言由于现代社会的数字电子技术高速发展，电子钟应运而生，又由于电子技术的不断 改进，采用中规模的逻辑器件可以使电子钟的体积变得很少，实用更加方便，应用更加 广泛。作为电气工程及其自动化专业的学生，我们都应该能够运用学到的数电和抹点知识， 去解决和分析一些逻辑电路的问题，继而学会设计具有一定逻辑功能的逻辑器件，这次 电子工艺实习给我们一个能力全面提升的契机。我们设计的电子钟，严格按照设计要求，具有整点报时，调时，调分等功能，而且 增加了停止计时，秒信号灯等功能。特别是，我们的
3、调时调分开关，都加上了消抖电路， 使用了硬件消抖的方法消抖，这些都是我们组，区别于其他组的地方。2设计任务2.1设计思路能按时钟功能进行小时、分钟、秒计时，能调时调分，能整点报时，使肥个2位数 码管显示。总体设计本阶段的任务是根据任务要求进行模块划分，提出方案，并进行比较分析，最终找到 较优的方案。该方案的优点是模块内部简单，基本不需要额外的电路，该方案结构简单，模块间关 系较明确，模块外不需使用较多门电路，但不利于功能扩充。2.2设计方案2.2.1设计方案一、采用同步电路，总线结构时钟信号分别加到各个模块，各个模块功能相对独立，框图如下：控制总线设计方案12.2.2设计方案二、采用异步电路，
4、数据选择器将时钟信号输给秒模块，秒模块的进位输给分模块，分模块进位输入给时模块，切换 的时候使用2选1数据选择器进行切换，电路框图如下：显示设计方案21Hz脉冲信号闹钟控制分钟小时.秒钟该方案用总线结构，主要功能集中在模块内部，模块功能较为独立，模块间连线简单， 易于扩展，但设计难度大，门电路数量也比较多。综上所述，本次设计采用方案一。秒计数和分计数为60进制，时计数为24进制，为 了简化设计，秒和分计数采用同一单元。控制模块实现调整时分，现对本方案中的各个 主要功能模块的接口定义如下：1.60进制模块（电路图中模块名称为60count，下同。）实现同步60进制计数，可调整电源5v时钟信号输入
5、接1Hz的信号源进位输入接秒的进位信号，实现秒功能时，接低电平。进位输出秒模块接分模块，分模块接时模块显示输出接到译码器输入，能闪烁闹钟比较信号输出接到闹钟，秒模块悬空整点报时信号输出接到响铃，实现响停交替5次响铃调整使能端入0有效，有效时，显示信号输出，同时屏蔽进位 输入和进位输出，允许调整信号输入。显示使能端入1有效调整信号输入2.24 进制模块(24count)实现同步24进制计数，可调整电源，时钟信号同上进位输入接分的进位信号进位输出秒模块接分模块，分模块接时模块显示输出同上调整使能端，显示 使能端，调整信号 输入同上3.闹钟模块(60clock, 24clock)实现可与时钟比较，并
6、输出闹铃信号，可调整电源，时钟信号同上闹钟信号输入秒模块接分模块，分模块接时模块显示输出同上闹铃输出接到蜂鸣器调整使能端，显示 使能端，调整信号 输入同上至此，本阶段就结束了。在上面的接口定义中，也可以发现，各个模块紧密联系， 电路比较简单，较易实现3数字电子钟结构将时钟信号输给秒模块，秒模块的进位输给分模块，分模块进位输入给时模块，切换的时候 使用2选1数据选择器进行切换，电路框图如下：图1数字电子钟结构图该方案用总线结构，主要功能集中在模块内部，模块功能较为独立，模块间连线简单，易于扩展， 但设计难度大，门电路数量也比较多。3.1震荡电路震荡电路是数字电子钟的基础，电路输出一个频率为1Hz
7、的时钟信号作为电子钟的秒 信号。由于石英晶体振荡器所产生的频率比较稳定和精确，所以选择石英晶体来产生振荡。 选用32768Hz的石英晶振，经过分频率后，可产生频率为1Hz的时钟信号。3.2分频电路由于晶体振荡器产生的时钟信号频率高，不可直接作为秒信号的时钟输入信号，所以 要对晶体振荡器产生的信号进行分频。方法：由于2的15次方刚好是32768Hz，所以对晶体振荡器产生的信号进行15次分频后，即可得到1Hz的时钟信号。3.3计数器电路根据设计要求，电子钟由秒，分，时，三部分组成，下面分别对三部分电路进行阐述。 3.3.1秒位计数器由于以上所说晶体振荡器产生频率为32768Hz时钟信号经过15次分
8、频后即可产生1Hz 的时钟信号，所以可以直接把所得的1Hz信号作为秒位计数器的时钟信号。计数方面选择具有计数功能的74LS90芯片，采用反馈清零方法，组成60进制的计数 器，60秒之后产生进位信号，与电子钟的秒位60后进位相对应。3.3.2分位计数器分位计数器同样采用74LS90芯片，用秒位的进位信号作为时钟信号，秒位60秒产生 一个进位信号，当秒位产生一次进位信号，分位相应地计一个数，与数字电子钟秒位60 秒后分位计数一次相对应。同时用74LS90采用反馈清零法组成一个60进制计数器，计数到60后产生一个进位信 号，作为时信号的时钟信号。3.3.3时位计数器原理跟以上阐述的一样，分位计数到6
9、0后产生一个进位信号作为时位的时钟信号，60 分钟后，时位计一次数，与数字电子钟相对应。同样用74LS90计数，所不同的是在时位需要用反馈清零法组成一个24进制计数器。3.4译码显示电路译码显示是将计数器的状态直观地显示出来。由于计数器输出的是一个8421BCD码，所以可以用4511显示译码器与2位共阴极数码 管进行译码显示。3.5校时电路数字电子钟必须具有校时功能才有现实意义，所以对设计的电子钟加校时电路。方法：利用开关和或门电路达到校时功能，由于机械开关在工作时有时会产生抖动现 象，造成校时错误，或者跳得比较多，或者比较快，所以应加去抖电路。3.6报时电路为增强数字电子钟的功能，有必要加上
10、报时功能。可利用蜂鸣器与组合逻辑电路，设计成到59分50秒开始响，到整点一共10秒时间内 响5次，两秒响一次。4具体设计步骤与方法。4.1振荡器振荡器是数字电子钟各位计数的基本时钟信号，要求产生的时钟信号必须频率稳定和 精确。根据石英晶体振荡器所具的特性，可以选用32768Hz的石英品体振荡器来进行振 荡电路设计。电路中，有22p电容2个，32768Hz石英品体振荡器1个，阻值较大的电阻1个。图2晶体振荡器电路4.2分频电路由于2的15次方刚好是32768，所以将上述晶体振荡器产生振荡电路经过15次分频即 可得到所需的1Hz时钟信号。但是，由于芯片的限制，提供的芯片有CD4060，这是个14次
11、分频器，还差一次分频， 可以用D触发器实现。综合上述，可以先用CD4060进行14次分频，将所得信号再用D触发器分频，即可得 到频率为1Hz的时钟信号。电路图如下。U1图3分频电路4.3计数器电路4.3.1秒位60进制计数器从晶体振荡电路所得的信号经过分频电路后得到频率为1Hz的时钟信号，可以把此1Hz 的时钟信号作为秒位的时钟信号。利用74LS90芯片采用反馈清零方法，设计成一个60进制计数器。电路如图4。图4为一个60进制计数器，由两部分组成，74LS90的CKB端与Q0端相接，构成一个 十进制计数器。利用高位Q3端作为十位的时钟信号，十位利用0110这个状态清零，组 成一个六进制计数器。
12、这样，个位与十位组合而成的就是一个60进制计数器，CKA为时 钟信号。soVMOs6tr e6tr socr u)08U274LS90S68 e6(r sotr (Loo: E0&0。 VM。U174LS9图4秒位60进制计数器4.3.2分位60进制计数器分位利以秒位的进位信号作为时钟信号，也是组成一个60进制计数器，也由2片74LS90 构成。个位CKA端与Q0端相接，组成十进制计数器，十位利用个位Q3端作为时钟信号， 而且利用0110状态清零，这样就组成一个60进制计数器，与秒位不同的只是分位的时 钟信号是秒位的进位信号。电路如图5。U3:A74LS08向时位的进位信号O L S 0 0
13、0 0U174LS&来自秒位的进位信号既O SUs6tr e6J soo:eocr里o vxoE S E S o of oT tr tr ir or图5分位60进制计数器4.3.3时位计数器时位的时钟信号是分位的进位信号，利用74LS90采用反馈清零方法组成24进制计数 器。个位是一个十进制计数器，用Q3端作为十位的时钟信号。用十位的0010状态和个位 的0100状态共同来对十位与个位清零。电路如图6。图6时位24进制计数器4.4译码显示电路译码显示电路是将各计数器计数情况直观地显示出来。由于用74LS90设计的计数器输出是8421BCD码，所以可以用4511与2位共阴极数码 管这个组合来实现
14、译码显示功能。采用4511显示译码器，该译码器是一个对8421BCD码译码输出高电平有效的译码器。以秒位为例的译码显示电路如图7,分位，时位原理一样。4.5校时电路校时电路用于调节时间。一个开关来实现此功能，由于机械开关在接通时会产生抖动 现象，所以需要加一个去抖动电路，可以用4013芯片实现。电路如图8。图中，去机械开关抖动电路输出信号与秒位进位信号加一个或门，作为分位的时钟信 号。U2:A74LS32图8去抖动校时电路4.6报时电路报时电路设计为蜂鸣器在59分50秒开始响，持续10秒，2秒响一次，响5次。4.7完整电路将振荡电路，分频电路，秒位，分位，时位计数器电路，显示译码电路，校时电路， 报时电路，这些模块相连接，组成总的设计电路，即数字电子钟电路。如图9所示。ll 啊Lg W spn D O O OU10 74LS90o uffSarSa： x er trth?r -mqHU13:C图9数字电子钟电路5调试电路设计好之后需要经过调试确认电路可行性后，方可焊接电路。
