《试验五存储体系试验》由会员分享，可在线阅读，更多相关《试验五存储体系试验（5页珍藏版）》请在金锄头文库上搜索。
1、实验五存储体系实深圳大学实验报告课程名称：计算机系统（3）实验项目名称： 存储体系实验学院：计算机与软件学院专业：计算机与软件学院所有专业指导教师：*报告人：* 学号：* 班级：*实验时间：12月19日星期二实验报告提交时间：12月21日星期四教务处制一、实验目的增进对cache工作原理的理解体验程序中访存模式变化是如何影响cache效率进而影响程序性能的过程；学习在X86真实机器上经过调整程序访存模式来探测多级cache结构以及 TLB的大小。二、实验内容按照下面的实验步骤及说明，完成相关操作记录实验过程的截图：(1) x86 cache层次结构的测量 (90分)首先，设计一个用于测量x86
2、系统上的cache层次结构的方案，然后设计出相应的代码；然后，运行你的代码获得相应的测试数据。最后，根据测试数据分析你的x86机器有几级cache,各自容量是多大。(2)选做：尝试测量你 L1 cache行的大小；(3)选做：尝试测量你的 x86机器TLB有多大(报告撰写质量10分)三、实验环境硬件：桌面PC软件：Windows四、实验步骤及说明(1) x86 cache层次结构的测量一个程序从存储系统中读取数据的速率为读吞吐量，或者有时称为读带宽。如果一个程序在s秒的时间段内读 n个字节，那么这段时间内的读吞吐量就等于n/s,典型的是以兆字节每秒(MB/s)为单位的。如果我们要编写一个程序，
3、它从一个紧密程序循环中发出一系列读请求，那么测量出的读吞吐量能让我们看到对于这个读序列来说的存储系统的性能。关于这个测试，有两个基本的概念：时间局部性与空间局部性。时间局部性：被引用过一次的存储器位置在未来会被多次引用(一般在循环中)。空间局部性：如果一个存储器的位置被引用，那么将来她附近的位置 也会被引用。本实验使用的是x64位系统，配置如下图:处理黝Irrtel(R) CorefTM i7-4510U CPU 2.00GHz 2-60 GHz已安装的内自RAM:8.00 GB (7.89 GB可用)勃磴型：64位操作系统r基于、&4范处罢器宵Dtt提染方可用于此显示的陋海控墉入程序主程序代
4、码如下图:/* bEglziant al: jilmlLil */int ain()(【口不 9ize;/ Korxinsr m日: aise I in fizces) */inz sLTlcle;/* 5zrlile In array 己 1匚三) */dcizhiLe SChz ; # Clack r-tj-ecy *:3* HAX=EM5) f /* IZlL1：l&llSe 仁30H tJL且GET in */Mha w 诩工口:/*匚eXaalc tEggnuy 7/* 5暮|1日tn rznia in- kJ/* Not; Fhnwn th the tews * print;* F
5、 z 二:1，m匚二1 13 三;:匚二匚8，士_1 1:1三二*i1r. 七zb :prnz.i (n2-=j._：L . i _ j-ll1三，1g tf_ lkI fcor (striae - - r ;/* EJSQ。曲立口：覆UMT热工日9 f EOF (BXZt - 34AXBYI5； IXZft X XIKBZTESJ 11Z K 工，( / Sn (- 2 H)ipriitr zz,.Xtn p siize / (1 _i) 电1心urinltfLsiie / )；/* s&eQigj toutca.iTsnain ， (smiHe = _： Berime = MIXMHRTCE；目匚Hi白2i)(printf (T L f t* P run tsiz P st-ride r JOleJ );IPEHE 工T, 3 ) 之河itf );T/* 5-nd JEjUUnt wliJiid.口I * t五、实验结果运行程序，结果如下:
