《基于FPGACPLD和USB技术的无损图像采集卡djvk》由会员分享，可在线阅读，更多相关《基于FPGACPLD和USB技术的无损图像采集卡djvk（10页珍藏版）》请在金锄头文库上搜索。
1、基于FPPGA/CPLLD和UUSB技技术的无无损图像像采集卡卡摘要： 介绍了了外置式式USBB无损图图像采集集卡的设设计和实实现方案案，它用用于特殊殊场合的的图像处处理及其其相关领领域。针针对图像像传输的的特点，结结合FPPGA/CPLLD和UUSB技技术，给给出了硬硬件实现现框图，同同时给出出了FPPGA/CPLLD内部部时序控控制图和和USBB程序流流程图，结结合框图图和部分分程序源源代码，具具体讲述述了课题题中遇到到的难点点和相应应的解决决方案。关键词： 无损损图像采采集 图图像处理理 FPPGA/CPLLD UUSB SAAA71111A现场图像像采集技技术发展展迅速，各各种基于于I
2、SAA、PCCI等总总线的图图像采集集卡已经经相当成成熟，结结合课题题设计了了一款UUSB外外置式图图像采集集卡。该该图像采采集卡已已成功应应用于一一个图像像处理和和识别的的项目中中，由于于图像信信号不经经过压缩缩处理，对对后续处处理没有有任何影影响，因因此图像像处理和和识别的的效果比比一般的的图像采采集卡要要好，满满足了特特殊场合合的特殊殊需要。1 外置置式无损损图像采采集卡的的系统构构成 整个无损损图像采采集卡由由图像采采集、图图像信号号的处理理和控制制、USSB传输输和控制制、PCC机端的的图像还还原和存存储等几几部分组组成。 图1 外置式式图像采采集卡的的硬件框框图 本本文介绍绍的图像
3、像采集卡卡采集的的一帧图图像是77205766象素，如如果取彩彩色图像像，每象象素用22个字节节表示，每每帧图像像是7220557616=64880kbbps，分分成奇数数场和偶偶数场分分别存储储在两片片SRAAM中，则则每片的的SRAAM存储储32440kbbps的的图像数数据，因因此选用用了2556K16=4M位位的静态态存储器器（SRRAM）。在在图像处处理领域域，通常常只需要要黑白图图像，可可以只取取图像的的黑白部部分，每每象素用用1个字字节表示示，每帧帧图像是是7200577688=32240kkbpss，每片片SRAAM存储储16220kbbps的的图像数数据。所所采用的的EZ-U
4、SBB芯片理理论速率率是122Mbpps，实实际测得得的速率率是8MMbpss，因此此图像采采集卡每每秒传输输约1帧帧彩色图图像或22帧黑白白图像。当插上图图像采集集卡后，PPC机会会自动识识别它。在在PC机机上，应应用程序序通过UUSB向向FPGGA/CCPLDD发送图图像采集集命令，CCCD摄摄像头输输出的PPAL制制式或NNTSCC制式的的模拟视视频信号号通过AA/D转转换芯片片转换成成数字视视频信号号，用FFPGAA/CPPLD作作为采样样控制器器，将数数字信号号存入静静态存储储器（SSRAMM）中，当当完成一一帧图像像采集后后，FPPGA/CPLLD向UUSB发发送中断断信号，要要求
5、USSB进行行图像数数据的传传输，在在PC机机端接收收USBB送来的的一帧图图像数据据，并且且显示、存存储图像像。文本本具体讲讲述了用用该采集集卡进行行黑白图图像的传传输，整整个硬件件框图如如图1所所示。2 外置置式无损损图像采采集卡的的研制 2.1 图像采采集部分分图像采集集部分选选用了PPhillipss公司的的视频AA/D转转换芯片片SAAA71111A（EEVIPP），对对SAAA71111A的的初始化化是通过过EZ-USBB所提供供的一对对I2CC引脚SSDA和和SCLL进行的的，在UUSB固固件程序序（Fiirmwwaree）中进进行I22C通信信程序的的编写。本本系统中中SAAA
6、71111A的的初始设设定为：一路模模拟视频频信号输输入、自自动增益益控制、6625行行50HHz PPAL制制式、YYUV 4222 166bitts数字字视频信信号输出出、设置置默认的的图像对对比度、亮亮度及饱饱和度。SSAA771111A芯片片产生的的数字视视频信号号、控制制信号和和状态信信号送入入控制芯芯片FPPGA/CPLLD中，即即把场同同步信号号VREEF、行行同步信信号HRREF、奇奇偶场标标志信号号RTSS0、片片选信号号CE、垂垂直同步步信号VVS、象象素时钟钟信号LLLC22以及数数字视频频信号VVPO15:8等等管脚连连接到FFPGAA/CPPLD芯芯片LCC41228
7、V，以以便LCC41228V获获知各种种采集信信息。同同时，SSRAMM芯片的的读写信信号、片片选信号号、高低低字节信信号、数数据线IIO77:0和地睛睛线A17:0连连接到LLC41128VV，整个个采集过过程由FFPGAA/CPPLD芯芯片LCC41228V控控制。在PC机机端，通通过USSB发出出图像采采集命令令后，FFPGAA/CPPLD进进行图像像采集，由由于CCCD摄像像头输出出模拟信信号，需需要经过过视频AA/D转转化睛，把把模拟视视频信号号转化成成数字视视频信号号，输入入进FPPGA/CPLLD芯片片，FPPGA/CPLLD根据据状态信信号RTTS0把把奇偶场场图像信信号分别别
8、存储在在SRAAM（OODD）和和SRAAM（EEVENN）中。2.2 图像信信号的处处理和控控制这部分是是无损图图像采集集卡的核核心，需需要对外外围的器器件进行行集中控控制和处处理。FFPGAA/CPPLD对对图像信信号的采采集、控控制、存存储数据据到SRRAM以以及从SSRAMM读取数数据都在在这里实实现。选选用了LLattticee公司的的新一代代产品iispMMACHH40000V-LC441288V，采采用Veerillog HDLL作为硬硬件描述述语言，但但是所编编写的VVeriilogg源程序序都适用用于FPPGA器器件，又又适用于于CPLLD器件件。FPGAA/CPPLD与与U
9、SBB接口部部分由七七个部分分构成（如如图1所所示）：Staart线线是拍摄摄线，它它可以向向FPGGA/CCPLDD发出图图像采集集命令，FFPGAA/CPPLD把把当前的的奇数场场图像存存储在SSRAMM（ODDD）中中，把当当前的偶偶数场图图像存储储在SRRAM（EEVENN）中；当一帧帧数据全全部存储储完后，发发出中断断（Innterrruppt）信信号通知知USBB芯片；同时用用Staate线线作为状状态线，当当Staate线线为低电电平时，表表明USSB可以以从SRRAM读读数据，当当Staate线线为高电电平时，表表明FPPGA/CPLLD正在在向SRRAM写写数据；RammOd
10、dd用来选选择从SSRAMM（ODDD）中中读取奇奇数场的的数字视视频信号号；RaamEvven用用于选择择从SRRAM（EEVENN）中读读取偶数数场的数数字视频频信号；FPGGA/CCLPDD输出的的数据线线连接至至USBB和SRRAM芯芯片，再再通过UUSB传传送到PPC机；FrddClkk线是UUSB快快速读写写方式输输出的读读选通信信号，作作为SRRAM的的时钟，每每来一个个时钟脉脉冲，地地址值就就加1，然然后将对对应地址址单元中中存储的的数据通通过USSB传输输到PCC机上。下面具体体描述FFPGAA/CPPLD内内部时序序控制（如如图2所所示）。首首先需要要产生FFPGAA/CP
11、PLD内内部同步步时钟信信号InnClkk，当FFPGAA/CPPLD向向SRAAM存储储数字视视频信号号时，用用SAAA71111A的的LLCC2作为为内部同同步时钟钟信号；当FPPGA/CPLLD传输输数字视视频信号号时，用用USBB的读选选通信号号FrddClkk作为内内部同步步时钟信信号。当当有VSS上升沿沿时，如如果RTTS0为为低电平平，则表表明是奇奇数场即即将到来来，产生生LinngPaai高电电平信号号，对LLinggPaii取反作作用作SSRAMM（ODDD）的的写信号号WE11；如果果RTSS0为高高电平，则则表明偶偶数场即即将到来来，产生生LinngPaaiEvven高高
12、电平信信号，对对LinngPaaiEvven取取反后用用作SRRAM（EEvenn）的写写信号WWE2，WWE1和和WE22经过与与门后产产生图22中的两两个SRRAM的的写选通通信号WWE。此此外，由由LinngRaai和LLinggPaiiEveen产生生LinngPaaiAlll信号号，作为为选择内内部同步步时钟的的控制信信号。由由USBB芯片产产生的RRamoodd(OE11)和RRamEEvenn(OEE2)信信号，分分别用作作SRAAM（OODD）和和SRAAM（EEVENN）的读读信号，OOE1和和OE22经过与与门后产产生图22中的两两个SRRAM读读选通信信号OEE。当LLi
13、nggPaiiAlll为高电电平期间间，表示示FPGGA/CCPLDD正在向向SRAAM存储储数据，此此时用WWE1作作为SRRAM（OODD）的的片选信信号CEE1，用用WE22作为SSRAMM（EVVEN）的的片选信信号CEE2；当当LinngPaai为低低电平期期间，表表示USSB正在在从SRRAM读读取数据据，此时时用OEE1作为为SRAAM（OODD）的的片选信信号CEE1，用用OE22作为SSRAMM（EVVEN）的的片选信信号CEE2。 图2 FPGGA/CCPLDD内部时时序控制制 下面面阐述FFPGAA/CPPLD如如何对数数据传输输进行控控制，这这部分是是个难点点（如图图2
14、所示示）。这这里只讨讨论如何何对奇数数场的数数字视频频信号进进行控制制，对偶偶数场的的控制类类似于对对奇数场场的控制制，本文文不再多多述。当当LinngPaai为高高电平时时，表示示FPGGA/CCPLDD向SRRAM存存储奇数数场图像像数据，此此时时钟钟为LLLC2。当当场同步步信号VVREFF、行同同步信号号HREEF、奇奇偶场标标志信号号RTSS0为高高电平时时，改变变相应SSRAMM的地址址信号，并并且把数数字视频频信号输输出以内内部的缓缓冲器VVI，当当LinngPaai为低低电平时时，表示示USBB正在从从SRAAM读取取奇数场场图像数数据，此此时时钟钟为FrrdCllk。FFPG
15、AA/CPPLD内内部用AAddrresssChaangee记录LLinggPaii的变化化，当发发现有LLinggPaii变化时时，表示示读取数数据变成成了存储储数据或或者存储储数字变变成了读读取数据据，此时时需要把把SRAAM的地地址值变变成0。成成Verriloog中灵灵活运用用了非阻阻塞型过过程赋值值（参见见下面的的源程序序），解解决了这这个技术术难点。此此外，需需要把从从SAAA7111A输出出的数字字视频信信号先放放在缓冲冲器VII7:0中中，在LLinggPaiiAlll为高电电平时，通通过VOO7:0输输出到SSRAMM，保证证存储数数据的可可靠同步步性。这这部分VVeriil
16、ogg源程序序如下：alwaays (pposeedgee InnCLKK)begiinAddrresssChaangee=LLinggPaii；if(VVREFF & HRREF & RTSS0 & LLinggPaii)begiin VVI=VPOO;A=A +1;enddif(!LinngPaai & !OE11) bbegiin AA =A +1；endif(LLinggPaii!=AAddrresssChaangee) bbegiin AA =0; enddend2.3 USBB的开发发和数据据传输Cyprresss公司推推出的带带有USSB接口口的EZZ-USSB系列列处理器器，实现现了外围围设备通通过USSB接口口与PCC机进行行数据通通信。它它通过内内部RAA
