《组合逻辑门电路及译码器华农》由会员分享，可在线阅读，更多相关《组合逻辑门电路及译码器华农（10页珍藏版）》请在金锄头文库上搜索。
1、实验目的1. 加深理解组合电路的分析方法。2. 练习利用与非门接成其它几种逻辑门和及半加器3. 掌握一般组合逻辑电路的分析和设计方法。4. 熟悉集成译码器的逻辑功能及应用。5. 了解译码器的拓展。6. 掌握译码器的主要应用。实验仪器与元器件1.数字电路实验箱一只。2.二输人四“与非门集成块(74LS00)X2三输人三“与非门集成块(74LS10)X23译码器74LS138两块，管脚图如图(4-1)所示。4. 四输人与非门74LS20 块。三轶入三11IQ12卜2.输入四叩罔FJ丁嚓成玦(74LSOO) X2，羽和喋成块(74LSI0) X 713 1 5 |5 7|A 2S IY E 汹 F
2、GND I(74LSOO)i2rJF5k i?1A IB 2A 2D 2C 列 CMD(74LS10)01662A B12 H 10 gGio G74LS00与74LS10引脚图74LS138引脚图74LSHS三、 实验注意事项1.实验时，人体不可接触带电线路。连接电路前要检查电源总开关是否为“关”。2.实验中如果需要改接线路，必须按下“关”按钮以及切断电源，保证实验操作安全。四、 实验项目及原理1检查“0”电平对与非门的封锁控制作用；原理：输人先进行与运算，输人引脚接低电平时分别有0, 01,10, 00, 与运算后都是0，再非运算后输出为1.即只要与非门有1个接低电平，其它引脚有方波输入，
3、输出为1.相当于被封 锁。逻辑式：Y=(A B)=A+BA&Fnn5Vin1i2.半加器电路 逻辑式：S=A B+ AB, C=AB. 逻辑图：ABSC00000110101011013试设计供A、B、C三人表决用的逻辑电路。约定：赞成为“T不赞成为“0”，多数赞成则通过，输岀F=1,指示 灯亮，反之F=0,灯不亮。写岀与非门表示的逻辑式，并验证之。 逻辑式:逻辑图:真值表：ABCF000000100100011110001011110111114.信号选通电路。 逻辑式：Z=AM1+ AM2 逻辑图：真值表：MlM2AZTLTT1JTLTLQJTL5. 按 3-5 接线，用与非门设计一个组合
4、电路使电路的输出实现输入的平方，并接线验证设计结果，填入表3-4中。 逻辑式：Qi = Vi =心 1Qi = A3i = S =為 逻辑图： 真值表：AOA1Q1Q2Q3Q40000000100011001001110016.74LS138真值表盘人轻出E3E2riA2AlAOYOY1Y2Y3Y4Y5Y6Y7XHXXXX1111111XXHXXX1111111LLXXXX1111:111HLLLLL01111111HLLLLH10111111H-LLHL11011111H-LLHH111011H-LHLL111J011H-LHLH1111011HLLHHL1111101HLLHHH11111
5、107. 全减器 逻辑式：F = ABC - ABC - ABC - ABCV = ABC + ABC - ABC - ABC 真值表：ABCVF0000000111010110111010001101001100011111逻辑图：五、 实验仿真1.与非门当A端加人连续脉冲，B端接5V时，输岀F为方波信号;当A端加人连续脉冲，B端接地时，输岀F为高电平;2.半加器:QKey - B U旅4.信号选通电路5.平方运算电路6.74LS138 功能测试7.全减器输岀V（向高位借位）的结果:输岀F（差）的结果:/w* b jit 六、实验报告及收获感想（1）实验结果分析： 实验过程中，除了实验测得值
6、与全减器电路的实验仿真结果不同外，其余结果均得到验证，即“0”电平对与非 门具有封锁控制作用，正确实现半加器的运算，三人表决电路的多数投票决定结果功能。后分析发现是仿真时没有 正确的连接引脚，所以预习中的全减器电路设计是错误的，写实验报告时进行了修改。电路图经过修改后验证发现， 实验测得的输出结果是正确的，我也对全减器电路的仿真进行了修改。 “0”电平对与非门具有封锁控制作用，是因为先进性与运算，而这时只要与非门有一个输人端接低电平，与预 算后为0，再取非输出就为1.相当于被封锁。 可以从74LS138的功能表得岀，当一个选通端（E1）为高电平，另两个选通端（/E2）和（/E3）为低电平时，才可 以将（A0、A1、A2 ）的二进制编码在Y0至Y7对应的输岀端以低电平译岀。 如果实验过程中接线正确的话，应该可以得到与实验仿真一样的结果。但由实际上动手接线时，线路会显得十分 乱，一旦岀现连接错误就很难一根一根检验，需要重新接线，十分浪费时间。因此在下次进行实验预习时，需要根 据集成器件的引脚功能图设计好接线，这样不仅能够缩短实际操作时的接线时间，也能减少错误发生的几率，提高 效率。 可以使用仿真软件multisim中的逻辑转换器得岀直观的输岀结果。
