《摄像头视频采集系统的设计与实现》由会员分享，可在线阅读，更多相关《摄像头视频采集系统的设计与实现（7页珍藏版）》请在金锄头文库上搜索。
1、摄像头视频采集系统的设计与实现徐宏亮 2012.07.27 系统采用AD9883a芯片将摄像头视频信号数字化；然后利用FPGA芯片进 行信号处理，增加行列场有效信号；最后，采用ADV7123芯片将数字信号转为 模拟信号，在本地的显示器输出。1 系统总体设计图1所示为视频采集系统框图。图 1 VGA 视频采集系统框图1) VGA输入模块。将RGB模拟信号或YUV信号及行同步信号(Hsync)、 场同步信号(Vsync)输入给A/D转换模块。2) A/D 转换模块。首先根据行、场同步信号确定采样的行频和场频，接着 由行频和内部寄存器确定像素同步时钟，然后通过配置AD9883芯片内部的锁相 环(PL
2、L)产生同步时钟。该模块可将输入的VGA模拟信号转换为8bitX3路的 数字视频信号，并通过一系列寄存器调整图像的采样效果。3) FPGA转换控制模块。一方面FPGA通过EC总线向AD9883a的寄存器 写入控制信息；另一方面根据输入的行场同步信号生成行场有效信号。 内部还 有 color bar， YUV2RGB, 串口三个模块。4) D/A输出显示模块。该模块采用ADV7123芯片将8bitX3路RGB数字信 号还原为模拟信号，并结合行、场同步信号构成VGA信号，供本地计算机显示输 出。2 A/D 转换模块本系统的A/D转换器采用AD9883a，该芯片专门用于采集模拟R，G，B信 号，将其
3、数字化显示或作为中间转换器件使用。该芯片具有采样精度为8bitX3 路通道，最高采样率为140MSPS/s,300MB的模拟带宽，支持最高分辨率为SXGA (1280x1024),刷新率为75Hz的视频信号。基于AD9883a的电路可为高清电视 提供良好的接口，或作为高性能视频设备的前端扫描转换器，它的内部结构如图 3所示，主要包括A/D转换电路、时钟产生电路、同步信号产生电路、I2C总线接口四个部分。R7:0G7:0B7:0DATACKUSOUTVSOUTSOGOUTREFYPASS图 2 AD9883 的内部结构图AD9883a内部的寄存器通过FC总线完全可编程，芯片按照寄存器设定的模 式
4、进行工作。如AD9883支持多种VGA格式，但不能自动检测实现自适应，需 要通过 I2C 接口进行寄存器配置，指定芯片采集的视频格式。AD9883内部共25个寄存器，其中00H和14H为只读寄存器，1518H为 测试用寄存器，01H13H为功能寄存器。本系统采用的摄像头是索尼的H700, 摄入视频格式是1080i/50。根据视频格式，FPGA芯片对主要功能寄存器的配置 如表 1 所示，具体见程序：功能寄存器配置值锁相环分频控制01HA4H02HF0H时钟产生器控制03H90H04H80H箝位控制05H50H增益和偏置控制08HC0H09H80H0aH80H0bH7EH0cH7EH0dH7EH3
5、FPGA 设计FPGA 以 AD9883 输出的像素时钟 PCLK 作为全局同步时钟，频率为 74.25Mhz。3.1 IIC 总线 master 的设计I2C,即Inter-Integrated Circuit,是一个双线双向串行总线，提供了一种设备之 间的数据交换的简单而有效的方法。这种总线最适合多设备之间需要临时的短距 离通信的场合。IIC是一种多向控制总线，也就是说多个芯片可以连接到同一总 线结构下，同时每个芯片都可以作为实施数据传输的控制源。I2C 总线上数据的传输速率有三种模式：/标准模式：100kbit/s/快速模式：400kbit/s/ 高速模式：3.4Mbit/s本系统用的是
6、标准模式。3.1.1 iic 总线协议通常标准的iic通信包括4部分：1) 开始信号2) Slave 地址3) 数据传输4) 结束信号SCL-MSBLSBMsblsB_123456789123456789SDA- S A7 A6A5A4A3A2A1RW、ACKD7D6D5D4D3D2D1DO NACKP -3.1.2 IIC 模块的结构IIC 模块由控制单元和数据通道单元两部分组成。控制单元的状态机根据外 部控制信号和数据通道的状态信号产生控制信号，组织、协调和同步数据通道单 元的的操作。数据通道单元的i2c master byte模块根据控制信号产生所需的SCL、 SDA 信号。结构框图如下
7、：SCL SDArstn,start时钟控制单元数rstn,start控制信号据通道LI1T1r有限 状态机i2c master byte弓壬甲廿口状态信号L i i图 3 iic 模块结构图控制单元使用一段式状态机进行定义，如图 4 所示。有限状态机的几个状态定义如下：defineST_iDLE7b000_0000;/起始状态defineST_ADDR_W7b000_0001;/slave地址（用于写操作）defineST_BSADDR7b000_0010;/基地址defineST_WRiTE7b000_0100;/写数据到寄存器defineST_ADDR_R7b000_1000;/slav
8、e 地址（用于读操作）defineST_READ7b001_0000;/从寄存器读数据defineST_READ17b010_0000;/读取最后一位数据defineST_STOP7b100_0000;/结束信号lie模块在start信号有效后，开始向AD9883a写数据，从01H写到15H;之 后进入读取模式，读取 01H 到 15H 的寄存器数据，以检查数据是否写入和 AD9883a目前状态。i2c master byte 模块通过把一 byte 数据操作分解为 8 个 bit 操作，通过把对应 命令送到 Bit command controller 实现。具体流程如下：NoesNoNoY
9、esNoNoNoStart enerate?.Byte Read?Byte Written?StartBit set?ReadBit set?Read/Write -_Bit set? ”ACK bit ad WrittYesYesYesYesYesIdle stateStart signalstateACK stateWrite stateRead state3.2 行场有效信号hvref根据输入视频格式，产生行场有效信号。当视频输入信号时1080i时,参数配置如下：parameterROW_NUM1920/行有效数parameterCOL_NUM540/列有效数parameterhre_s
10、t159/行有效起始计数parametervre_st16/列有效起始计数parameterhtotal2640/总行数parametervtotal562/总列数3.3其他模块1. color bar 模块可以生成代替 ad9883a 输入的彩条信号，用于测试；2. YUV2RGB模块，当AD9883a输入为YUV信号时，可以转化为RGB 信号；3. Uart Ctrl模块，用于将读取的AD9883a寄存器信号传输到pc机，方便调 试。4D/A 输出显示设计本设计采用 ADV7123 作为视频转换芯片，将数字视频信号转换为 VGA 模拟 信号，供本地计算机显示输出。ADV7123具有三路高速、10位输入的视频DA 转换器，具有 330Mhz 的最大采样速度，与多种高精度的显示系统兼容，可充分 满足本系统的转换需求。ADV7123芯片产生三路模拟输出后，结合FPGA传来的 行、场同步信号完成视频的显示。5. 小结通过对摄像头视频采集系统的设计，加深了对iic总线的了解，认识到了 dft 对设计程序调试和板级测试时解决遇到问题的重要性。另外，通过这次设计，也 加强了自己的编程能力和调试经验。参考文献】1 Analog Devices.AD9883A/AD9883A Data sheetEB/OL.2007. http:/ files/data sheets/ AD9883A.pdf
