电路板级的电磁兼容设计59288

《电路板级的电磁兼容设计59288》由会员分享，可在线阅读，更多相关《电路板级的电磁兼容设计59288（28页珍藏版）》请在金锄头文库上搜索。

1、电路板级的电磁兼容设计伦德全高级应用工程师 摩托罗拉微控制器部香港本应用文档从元件选择、电路设计 和印制电路板的布线等几个方面讨 论了电路板级的 电磁兼容性（ EMC ）设计。本文从以下几个部分进行论述： 第一部分：电磁兼容性的概述 第二部分：元件选择和电路设计技术 第三部分：印制电路板的布线技术 附录 A ：电磁兼容性的术语 附录 B ：抗干扰的测量标准第一部分 电磁干扰和兼容性的概述电磁干扰和兼容性的概述 电磁干扰是现代电路工业面对的一个主要问题。为了克服干扰，电路设计者不得不移 走干扰源， 或设法保护电路不受干扰。 其目的都是为了使电路按照预期的目标来工作 即达到电磁兼容性。通常，仅仅实

2、现板级的电磁兼容性这还不够。虽然电路是在板级工作的，但是它会对 系统的其它部分辐射出噪声，从而产生系统级的问题。另外，系统级或是设备级的电磁 兼 容性必须要满足某种辐射标准，这样才不会影响其他设备或装置的正常工作。许多发达国家对电子设备和仪器有严格的电磁兼容性标准；为了适应这个要求，设计 者必须从板级设计开始就考虑抑制电子干扰。1电磁环境的组成一个简单的电磁干扰模型由三个部分组成：控时鼬吧f o. riI降能电雎辐射电磁干扰模型的组成如图一所示。肾枫电SMH卜图1电磁干扰模型的组成2电磁干扰源电磁干扰源包括微处理器、微控制器、静电放电、传送器、瞬时功率执行元件，比如 说：机电式继电器、开关电源

3、、闪电等。在一个微控制器系统里，时钟电路通常是最大 的宽带噪声发生器，而这个噪声被分散到了整个频谱。随着大量的高速半导体器件的应 用，其边沿跳变速率非常快，这种电路可以产生高达300MHZ的谐波干扰。耦合路径噪声被耦合到电路中最简单的方式是通过导体的传递。如果一条导线在一个有噪声的 环境中经过，这条导线通过感应将接受这个噪声并且将它传递到电路的其余部分。噪声 通过电源线进入系统，就是这种的耦合的一种情况。由电源线携带的噪声就被传到了整 个电路。耦合也能发生在有共享负载（阻抗）的电路中。例如，两个电路共享一条提供电源电 压导线，并且共享一条接地的导线。如果一个电路要求提供一个突发的电流，由于两个

4、 电路共享共同的电源线和同一个电源内阻，则另一个电路的电源电压将会下降。该耦合 的影响能通过减少共同的阻抗来削弱。但不幸的是，电源内阻抗是固定的而不能被降低，这种情况也同样发生在接地的导线中。在一个电路中流动的数字返回电流在另一个电路 的接地回路中产生了地电位的变动。若接地不稳定，则将会严重的降低运算放大器、模 数转换器和传感器等低电平模拟电路的性能。同样，对每个电路都共享的电磁场的辐射 也能产生耦合。当电流改变时，就会产生电磁波。这些电磁波能耦合到附近的导体中并 且干扰电路中的其它信号。接收器（受体）所有的电子电路都可以接受传送的电磁干扰。 虽然一部分电磁干扰可通过射频被直 接接受，但大多数

5、是通过瞬时传导被接受的。 在数字电路中，临界信号最容易受到电子干扰 的影响。这些信号包括复位、中断和控制信号。模拟的低级放大器、控制电路和电源调整电路也容易受到噪声的影响。 为了进行电磁兼容性设计并符合电磁兼容性标准，设计者 需要将辐射（从产品中泄露的射频能量） 减到最小，增强其对辐射（进入产品中的射频能量） 的易感性和抗干扰能力。如图一所示，发射和抗干扰都可以根据辐射和传导的耦合来分类。辐射耦合在高频中十分常见，而传导耦合路径在低频中更为常见。2.电磁兼容性的费用电磁兼容性的费用电磁兼容性的费用电磁兼容性的 费用最经济有效的电磁兼容性设计方法，是在设计的早期阶段充分考虑评估电磁兼容性的 技术

6、要求（见图2）。图2电磁兼容性的费用要让设计者在最初选择元件、设计电路和设计PCB布线时，就把电磁兼容性作为主要的设计依据是不大现实的。但是，如果设计者能牢记这篇文章的建议，那么，就能减少 不合理的元件选择、电路设计和PCB布线的情况出现。S3电鐵兼窖性的费用3第二部一元件的选择和电路设计技术元件的选择和电路设计是影响板级电磁兼容性性能的主要因素。每一种电子元件都有 它各自的特性，因此，要求在设计时仔细考虑。下面将讨论一些常见的用来减少或抑制电磁兼容性的电子元件和电路设计技术。?元件有两种基本的电子元件组：有引脚的和无引脚的元件。有引脚线元件有寄生效果，尤其在高频时。该引脚形成了一个小电感，大

7、约是1n H/mm/引脚。弓I脚的末端也能产生一个小电容性的效应，大约有4pF。因此，引脚的长度应尽可能的短。与有引脚的元件相比，无引脚且表面贴装的元件的寄生效果要小一些。其典型值为：0.5nH 的寄生电感和约 0.3pF 的终端电容。 从电磁兼容性的观点看， 表面贴装元件效果最 好，其次是放射状引脚元件，最后是轴向平行引脚的元件。1电阻由于表面贴装元件具有低寄生参数的特点， 因此，表面贴装电阻总是优于有引脚电阻。 对于有引脚的电阻，应首选碳膜电阻，其次是金属膜电阻，最后是线绕电阻。由于在相对低的工作频率下（约 MHz 数量级），金属膜电阻是主要的寄生元件， 因此其适合用于高功率密度或和高准确

8、度的电路中。线绕电阻有很强的电感特性，因此在对频率敏感的应用中不能用它。它最适合用在 大功率处理的电路中。在放大器的设计中，电阻的选择非常重要。在高频环境下，电阻的阻抗会因为电阻 的电感效应而增加。因此，增益控制电阻的位置应该尽可能的靠近放大器电路以减少电 路板的电感。在上拉 /下拉电阻的电路中，晶体管或集成电路的快速切换会增加上升时间。为了减小这个影响，所有的偏置电阻必须尽可能靠近有源器件及他的电源和地，从而减少 PCB 连线的电感。在稳压（整流）或参考电路中，直流偏置电阻应尽可能地靠近有源器件以减轻去耦 效应（即改善瞬态响应时间）。在 RC 滤波网络中，线绕电阻的寄生电感很容易引起本机振荡

9、，所以必须考虑由电 阻引起的电感效应。2电容由于电容种类繁多，性能各异，选择合适的电容并不容易。但是电容的使用可以解 决许多 EMC 问题。接下来的几小节将描述几种最常见的电容类型、性能及使用方法。铝质电解电容通常是在绝缘薄层之间以螺旋状缠绕金属箔而制成，这样可在单位体 积内得到较大的电容值，但也使得该部分的内部感抗增加。钽电容由一块带直板和引脚连接点的绝缘体制成，其内部感抗低于铝电解电容。 陶质电容的结构是在陶瓷绝缘体中包含多个平行的金属片。其主要寄生为片结构的感 抗，并且通常这将在低于 MHz 的区域造成阻抗。绝缘材料的不同频响特性意味着一种类型的电容会比另一种更适合于某种应用场 合。铝电

10、解电容和钽电解电容适用于低频终端， 主要是存储器和低频滤波器领域。 在中 频范围内（从 KHz 到 MHz ），陶质电容比较适合，常用于去耦电路和高频滤波。特 殊的低损耗（通常价格比较昂贵）陶质电容和云母电容适合于甚高频应用和微波电路。为得到最好的 EMC特性，电容具有低的 ESR （Equivale nt Series Resista nee,等效 串联电阻）值是很重要的，因为它会对信号造成大的衰减，特别是在应用频率接近电容 谐振频率的场合。a ）旁路电容旁路电容的主要功能是产生一个交流分路，从而消去进入易感区的那些不需要的能量。旁路电容一般作为高频旁路器件来减小对电源模块的瞬态电流需求。通

11、常铝电解电容和钽电容比较适合作旁路电容，其电容值取决于 PCB 板上的瞬态电流需求，一般在 10 至470 疔范围内。若PCB板上有许多集成电路、高速开关电路和具有长引线的电源，则应选择大 容量的电容。4b）去耦电容有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是 提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地。 实际上，旁路电容和去耦电容都应该尽可能放在靠近电源输入处以帮助滤除高频噪声。去耦电容的取值大约是旁路电容的1/100到1/1000。为了得到更好的 EMC特性，去耦电容还应尽可能地靠近每个集成块（ IC ），因为布线阻抗将减小去

12、耦电容的效力。陶瓷电容常被用来去耦，其值决定于最快信号的上升时间和下降时间。例如，对一个33MHz 的时钟信号，可使用 4.7nF 到 100nF 的电容；对一个 100MHz 时钟信号，可使用 10nF 的电容。选择去耦电容时，除了考虑电容值外，ESR值也会影响去耦能力。为了去耦，应该选择 ESR 值低于 1 欧姆的电容。e ）电容谐振接下来简单讨论一下如何根据谐振频率选择旁路电容和去耦电容的值。如图3 所示，电容在低于谐振频率时呈现容性，而后，电容将因为引线长度和布线自感呈现感性。表1 列出了两种陶瓷电容的谐振频率， 一种具有标准的 0.25 英寸的引脚和 3.75nH 的内部互连自感，

13、另 一种为表面贴装类型并具有 1nH 的内部自感。我们看到表面贴装类型的谐振频率是通孔插装 类型的两倍。图3,阻抗和不同的电介质材料电料优ilOtt gas 引如晨血韭慕（0805）10 pF2 6 MHz6 MHz0.1 pF8 MHz16 MHz0.01 pF25 MHz50 MHz1000 pFa0MH2160 MHz100 pF250 MHz500 MHz10 pF900 MHz1.6GHz另一个影响去耦效力的因素是电容的绝缘材料（电介质）。去耦电容的制造中常使 用钡钛酸盐陶瓷（Z5U ）和锶钛酸盐（NPO ）这两种材料。Z5U具有较大的介电常数， 谐振频率在1MHz到20MHz之间。

14、NPO具有较低的介电常数，但谐振频率较高（大于 10MHz ）。因此Z5U更适合用作低频去耦，而 NPO用作50MHz以上频率的去耦。常用的做法是将两个去耦电容并联。这样可以在更宽的频谱分布范围内降低电源网 络产生的开关噪声。多个去耦电容的并联能提供6dB增益以抑制有源器件开关造成的射频电流。多个去耦电容不仅能提供更宽的频谱范围，而且能提供更宽的布线以减小引线自感，因此也就能更有效的改善去耦能力。两个电容的取值应相差两个数量级以提供更有效的去耦（如0.1辰+ 0.001吊并联）。需要注意的是数字电路的去耦，低的ESR值比谐振频率更为重要，因为低的ESR值可以提供更低阻抗的到地通路，这样当超过谐

15、振频率的电容呈现感性时仍能提供足够 的去耦 能力。3.电感.电感是一种可以将磁场和电场联系起来的元件，其固有的、可以与磁场互相作用的能 力使其潜在地比其他元件更为敏感。和电容类似，聪明地使用电感也能解决许多EMC问题。下面是两种基本类型的电感：开环和闭环。它们的不同在于内部的磁场环。在开环设 计中，磁场通过空气闭合；而闭环设计中，磁场通过磁芯完成磁路。如图4所示。a）幵环|燻线传）Wffl环怫线环】M 4.电膳中的磁场图4.电感中的磁场电感比起电容和电阻而言的一个优点是它没有寄生感抗，因此其表面贴装类型和引线 类型没有什么差别。开环电感的磁场穿过空气，这将引起辐射并带来电磁干扰（EMI ）问题。在选择开环电感时，绕轴式比棒式或螺线管式更好，因为这样磁场将被控制在磁芯（即磁体内的 局部磁场）。b）绕轴代电巒图5.开环电感对闭环电感来说，磁场被完全控制在磁心，因此在电路设计中这种类型的电感更理想 当然它们也比较昂贵。螺旋环状的闭环电感的一个优点是：它不仅将磁环控制在磁心，还 可以自行消除所有外来的附带场辐射。电感的磁芯材料主要有两种类型：铁和铁氧体。铁磁芯电感用于低频场合