《《计算机组成实验》》由会员分享，可在线阅读，更多相关《《计算机组成实验》（74页珍藏版）》请在金锄头文库上搜索。
1、计算机组成实验 实验报告An Experiment Report ofThe Organization of the Computers目录第一章部件实验1.1 总线传输实验1.2 运算器部件实验 第二章整机实验2.1设计要求2.3指令系统设计2.4逻辑接线表2.5微指令架构设计2.6调试程序2.7应用程序第三章附录3.1体会与建议3.2程序设计探讨实验原理2.2第一章部件实验1.1 总线传输实验实验要求把两个数据分别写入74373 和 74374 中，再使用RAM 作中间单元来交换这两个数据。实验原理本实验涉及的相关逻辑单元有：总线，6116 （内存， RAM ） , 74245 （缓存，
2、Buffer ）74244 （ 8 位三态门）， 74377 （D 触发器）， 74374 （ D 触发器）及 74373 （三态透明锁存器） 总线 IDB7? IDB0 为实验箱内部总线，实验中通常将其与L7? L0 连接来指示总线各数据位电平高低。RAM ,即 6116,为 2048X 8 位的静态 RAM 电路，其地址线为 IAB10 ? IAB0 ，共 11 位， 其中最 高位IAB10固定接地为0。RC为有效读信号，WC为有效写入信号，低电平有效。Buffer为74245,有E和DIR两个引脚，E接RF,当实验中实验仪通电并按下STEP按键后， RF=0 使得 E 有效从而 Buff
3、er 有效。而引脚 DIR 控制导通方向， DIR 为 0 时由 RAM 到 总线，实 现读； DIR 为 1 时由总线到 RAM , 实现写。74244 （8 位三态门）， OE 为输出使能端，低电平有效。输入接K7? K0 （ 8 位开关表征 8 位数据），输出接内部总线。输出有效时，把 K7? K0 的数据输入到总线上。 74377 （D 触 发器）， CK 为上跳有效时钟， EN 为输入允许端（实验中恒接为0 即恒有效），输入接内部总线，输出接 L8? L15 ，用二极管来表征 8位数字。 74373 （三态透明锁存器）， GT 为接数 门控 端， OE 为输出控制。输入输出都接内部总
4、线，当 GT 为 1 时，将总线上的数据锁存； 当 OE 为 1 时，锁存器输出至内部总线。74374 （D 触发器）， CK 为电平上跳有效接数时钟，OE 为输出控制。输入输出都接内部总线 。当 CK 电平上跳时，从总线上接数；当 OE 为 0 时，将数 据输出至内部总线。实验逻辑图图1.1 -总线传输实验逻辑框图程序MODULEbusesAddress BusesIAB10PIN45;IAB9PIN44;IAB8PIN43;IAB7PIN42;IAB6PIN41IAB5PIN40;IAB4PIN39;IAB3PIN38;IAB2PIN37;IAB1PIN36;IAB0PIN35;Memor
5、y Con trolsRCPIN34;WCPIN32;Data Buses & Con trolsB2PIN31 ;IDB0PIN30;IDB1PIN29;IDB2PIN28;IDB3PIN27;IDB4PIN26;IDB5PIN25;IDB6PIN24;IDB7PIN23;SwitchesK15PIN4;K14PIN126K13PIN124K12PIN123K11PIN122K10PIN119K9PIN117K8PIN108K7PIN105K6PIN103K5PIN99 ;K4PIN2;K3PIN6;K2PIN125K1PIN121KOPIN120K23PIN118K22PIN109K21P
6、IN107K20PIN106K19PIN104K18PIN58 ;K17PIN57 ;K16PIN100LEDsL15PIN98 ;L14PIN95;L13PIN93;L12PIN91 ;L11PIN89;L10PIN87 ;L9PIN85;L8PIN76;L7PIN74;L6PIN72 ;L5PIN70;L4PIN68 ;L3PIN96;L2PIN94;L1PIN92 ;L0PIN90;L23PIN88 ;L22PIN86;L21PIN77 ;L20PIN75;L19PIN73;L18PIN71 ;L17PIN69;L16PIN67 ;U244A0NODE;U244A1NODE;U244A2
7、NODE;U244A3NODE;U244A4NODE;U244A5NODE;U244A6NODE;U244A7NODE;U244OENODE;74377 Node Defin itio nsU377Q0NODE IST YPE REGU377Q1NODE IST YPE REGU377Q2NODE IST YPE REGU377Q3NODE IST YPE REGU377Q4NODE IST YPE REGU377Q5NODE IST YPE REGU377Q6NODE IST YPE REGU377Q7NODE IST YPE REGU377CK NODEU377EN NODEU374Q0N
8、ODE IST YPEREGU374Q1NODE IST YPEREGU374Q2NODE IST YPEREGU374Q3NODE IST YPEREGU374Q4NODE IST YPEREGU374Q5NODE IST YPEREGU374Q6NODE IST YPEREGU374Q7NODE IST YPEREG74374 Node Defin iti onsU374CK NODEU374OE NODEU373Q0NODE IST YPEREGU373Q1NODE IST YPEREGU373Q2NODE IST YPEREGU373Q3NODE IST YPEREGU373Q4NOD
9、E IST YPEREGU373Q5NODE IST YPEREGU373Q6NODE IST YPEREGU373Q7NODE IST YPEREGU373GTNODE;U373OENODE;74373 Node Defin iti onsEQUATIONSMemory Con trols RC = K9;WC = K10;Address Buses Equatio ns IAB0.IAB10 =0;B2 = K9;IDB0.IDB7 = (U244OE =# (U373OE =# (U374OE =0) & U244A0.U244A70) & U373Q0.U373Q70) & U374Q
10、0.U374Q7;IDB0.IDB7.OE = !(U244OE & U373OE & U374OE);LEDs EquationsL0.L7 = IDB0.IDB7;L8.L15 = U377Q0.U377Q7; 74244 Equations U244OE = K12;U244A0.U244A7 = K0.K7; 74377 Equations U377CK = K11;U377EN = 0;U377Q0.U377Q7 := IDB0.IDB7;U377Q0.U377Q7.CLK = U377CK # U377EN;74374 Equations U374CK = K15;U374OE =
11、 K8;U374Q0.U374Q7 := IDB0.IDB7;U374Q0.U374Q7.CLK = U374CK;74373 Equations U373GT = K13; U373OE = K14;U373Q0.U373Q7 = (U373GT =1) & IDB0.IDB7# (U373GT =0) & U373Q0.U373Q7;END1.2 运算器部件实验实验要求设计一个简单的运算器的模块，它包括寄存器、运算器 ALU 、数据输入（开关）和数 据输出 （ LED ）通道。1.2.2 实验原理IDB 为数据总线， IDB7? IDB0 与 L7? L0 对应相连，由二极管来显示总线信息
12、。74377 为 8 位 D 触发器， CK 为上跳有效时钟， EN 为允许输入（恒接为 0）。 74377 的 输出至 ALU的A端。74373为8位透明锁存器。GT为接数门控端的，当 GT=1时，接数；0E为输出允许 端（恒接为 0）从而74373恒定输出至 ALU的B端。74244为8位三态门， 0E =0时，把K7? K0 的数据输入到 IDB 上。Buffer 也由 74244 三态门实现。当 0E =0 时，运算器 ALU 的 F 端输出到 IDB 上。 本 实验的 重点为运算器 ALU , ALU为8位逻辑运算部件，它的输出为F0? F8,（低8位为运算结果，最高位 F8为进位端）。通过开关 K13、K14、K15选择，可以实现可以如下8种功K15K13功能000F = A+ B ,允许有进位输入输出001F = A + 1 ,允许有进位输入输出010F = A & B011F = A # B100F = A101F = B110F = 0xFF111F = 0x00表1.1 -运算器开关选择与功能对应表实验逻辑图K7 - K0L10E KU. L.1374244IDB7 .L?IDB5IDBO.L0K12CK 口EN (74377)BUF FOE7424410,L14ALUK1I5, L12K14.L11K13. LIOCnO i
