《P阱CMOS芯片制作工艺设计》由会员分享，可在线阅读，更多相关《P阱CMOS芯片制作工艺设计（27页珍藏版）》请在金锄头文库上搜索。
1、微电子技术综合实践设计报告题目：P阱CMOS芯片制作工艺设计院系：自动化学院专业班级：微电101学生学号： 3100431112学生姓名：指导教师姓名：职称：_起止时间：2013年6月27日一7月8日成绩：Q2字XIAN UhriVEHSITV OF TECHMOLOGY目录一、 设计要求一 31、 设计任务 一 一 32、 特性指标要求 一 33、 结构参数参考值 .34、 设计内容 一 一 3二、MOS管的器件特性设计一 31、NMOS管参数设计与计算 一 32、PMOS管参数设计与计算 一 4三、工艺流程设计51、衬底制备 一 一 52、初始氧化 一 一 63、阱区光刻 . 64、P 阱
2、注入 一 一 65、剥离阱区的氧化层一 一 一 一 一 66、 热生长二氧化硅缓冲层 67、LPCVD 制备 Si3N4 介质 68、 有源区光刻：即第二次光刻 79、N沟MOS管场区光刻 710、 N沟MOS管场区P+注入 711、 局部氧化812、 剥离Si3N4层及SiO2缓冲层一 813、 热氧化生长栅氧化层 814、P沟MOS管沟道区光刻 一815、P沟MOS管沟道区注入816、 生长多晶硅.一一 817、 刻蚀多晶硅栅 . 818、 涂覆光刻胶.一一 一 一919、 刻蚀P沟MOS管区域的胶膜920、注入参杂P沟M0S管区域 921、 涂覆光刻胶.一一 一 一922、刻蚀N沟M0S
3、管区域的胶膜923、注入参杂N沟M0S管区域 924、生长 PSG . . 925、 引线孔光刻.一 一 一1026、 真空蒸铝1027、 铝电极反刻10四、 P 阱光刻版111氧化生长 一 一 112. 曝光 . ._.123. 氧化层刻蚀 一 一_.124. P 阱注入 一 一 135. 形成 P 阱 一 一_.136. 氮化硅的刻蚀 一 一_.147. 场氧的生长 一 一_.14&去除氮化硅 一 一_.159. 栅氧的生长 一 一 1610. 生长多晶硅 一 一_.1611. 刻蚀多晶硅 一 一 1712. N+离子注入.一一 _.1713. P+离子注入 一 一_.1714. 生长磷化
4、硅玻璃PSG . 1815. 光刻接触孔 一 一1816. 亥0铝 .一 一 一一 一 一 _.1917. 钝化保护层淀积一 一 一 一 一20五、工艺实施方案 一20六、 心得体会 一22七、 参考资料一23一设计要求：1、设计任务：N阱CMOS芯片制作工艺设计2、特性指标要求n沟多晶硅栅MOSFET:阈值电压V =0.5V,漏极饱和电流I $lmA,漏源饱和电压TnDsatV W3V,漏源击穿电压BV =35V,栅源击穿电压BV 225V,跨导g $2mS,截止频率fDsatDSGSmmax$3GHz （迁移率卩=600cm2/V s）np沟多晶硅栅MOSFET :阈值电压V=-1V,漏极
5、饱和电流I $lmA,漏源饱和电压TpDsatV W3V，漏源击穿电压BV =35V,栅源击穿电压BV 225V,跨导g $0.5mS,截止频率DsatDSGSmf 21GHz （迁移率卩=220cm2/V s）maxp3、结构参数参考值：N型硅衬底的电阻率为20cm ；垫氧化层厚度约为600 A；氮化硅膜厚约为1000A；P阱掺杂后的方块电阻为33000/口，结深为56卩m ；NMOS管的源、漏区磷掺杂后的方块电阻为250/口，结深为1.01.2 pm ；PMOS管的源、漏区硼掺杂后的方块电阻为250/口，结深为1.01.2 pm ；场氧化层厚度为1 pm ；栅氧化层厚度为500 A；多晶硅
6、栅厚度为4000 5000 A。4、设计内容1、MOS管的器件特性参数设计计算；2、确定p阱CMOS芯片的工艺流程，画出每步对应的剖面图；3、分析光刻工艺，画出整套光刻版示意图；4、给出n阱CMOS芯片制作的工艺实施方案（包括工艺流程、方法、条件、结果）二.MOS管的器件特性设计1、NMOS管参数设计与计算:,Cox则Cox= 417GSB ox oxBcm?二巴(Vgs 和) 1GHz 得 L mA，式中(V -V )$V (sat)，得 W 12.2DSAT2 LGS TGS TDSL W n 12.2L阈值电压V = (-1Q 丨Q ) -2 +TPSD (max)SS gfn msox
7、Q = eN xdSD (max)A Txd =()12 t eNA取N发现当N = 1x1017cm-3时Vf =-1.05V符合要求，又BV DDTPDSqN= D2gs2、PMOS管参数设计与计算:因为BV = E t ,其GSB oxEb = 6 X 106BVGS 25V所以BV 、 t = GS ox EB25 = 4 1A 76 x106 vcm饱和电流:R CI (sat) =d2 L(VGS-V )2，式中(V -V)TGS TV (sat),DSI $lmA故可得宽长比:Dsatl 4.51刃WR C田 g =4 =nOXmavLGS(VGS-V ) 2ms可得宽长比:TW
8、W 13.51LW 13.51L+ 2+fp msV=1Q - Q I toxTNSD (max)SS gox =-1.12Vms取nmos衬底浓度为1.4x10i6cm-3查出功函数差与掺杂浓度的关系可知:KTln( NQ = eN xdSD (max)D TQ = qQ = 1.6 x 10 - 8 c/ss sscm2/4g /xd = () 12t eNDVTN = 0.045V符合要求又BVDSqNAL2 可知 L 2ss公BVIsD-sDSqNA=1.23 pm三工艺流程分析约为20QCM。2、初始氧化。电路的制造工艺流程序列的第一次氧化。N-Si3、阱区光刻。是该款P阱硅栅CMO
9、S集成电路制造工艺流程序列的第一次光刻。 规湿法光刻工艺，应该包括：涂胶，前烘，压板，曝光丄影定影,若采用典型的常 坚膜，腐蚀。去胶等诸工序。4、P阱注入。是该P阱硅栅COMS集成电路制造工艺流程序列中的第一次注入参杂。阱注入工艺 环节的工艺要求是形成P阱区。5、剥离阱区氧化层。6、热生长二氧化硅缓冲层：消除Si-Si3N4界面间的应力，第二次氧化。7、LPCVD 制备 Si3N4 介质。综合5.6.7三个步骤如下图Si3N4P-wellN-Si9、N沟MOS管场区光刻。即第三次光刻，以光刻胶作为掩蔽层，刻蚀出N沟MOS管的场区注入窗口。10、N沟MOS管场区P+注入：第二次注入。N沟MOS管
10、场区P+的注入首要目的是增强阱区上沿位置处的隔离效果。 同时，场区注入还具有以下附加作用：A场区的重掺杂注入客观上阻断了场区寄生mos管的工作B重掺杂场区是横向寄生期间失效而一直了闩锁效应：C场区重掺杂将是局部的阱区电极接触表面的金一半接触特性有所改善。 综合9，10两个步骤如图12、剥离Si3N4层及SiO2缓冲层。 综合11，,12两个步骤如图13、热氧化生长栅氧化层：第四次氧化。14、P沟MOS管沟道区光刻：第四次光刻-以光刻胶做掩蔽层。15、P沟MOS管沟道区注入：第四次注入，该过程要求调解P沟MOS管的开启电压。 综合13,14,15三个步骤如图16、生长多晶硅。17、刻蚀多晶硅栅：
11、第五次光刻，形成N沟MOS管和P沟MOS管的多晶硅栅欧姆接触层 及电路中所需要的多晶硅电阻区。综合16,17两个步骤如图18、涂覆光刻胶。19、刻蚀P沟MOS管区域的胶膜：第六次光刻20、注入参杂P沟MOS管区域：第五次注入，形成CMOS管的源区和漏区。同时，此过 程所进行的P+注入也可实现电路所设置的P+保护环。综合18.19.20三个步骤如图21、涂覆光刻胶。22、刻蚀N沟MOS管区域的胶膜：第七次光刻23、注入参杂N沟MOS管区域：第六次注入，形成N沟MOS管的源区和漏区。同时，此 过程所进行的N+注入也实现了电路所设置的N+保护环。24、生长磷硅玻璃PSG。综合21.22.23.24四个步骤如图PSG25、引线孔光刻：第八次光刻，如图26、真空蒸铝。27、铝电极反刻：第九次光刻综合26.27两个步骤如图P-AlPSGVDDN-SiINOUT至此典型的P阱硅栅CMOS反相器单元的管芯制造工艺流程就完场了。四.P阱光刻板计算过程；P 沟：L =
