《I竞赛培训讲座资料AR》由会员分享，可在线阅读，更多相关《I竞赛培训讲座资料AR（41页珍藏版）》请在金锄头文库上搜索。
1、Cortex-M3内核TI Stellaris Family 技术应用讲座编辑课件n讲座主要内容：讲座主要内容：1)ARM与其体系结构概述与其体系结构概述2)Cortex-M3体系结构体系结构3)TI Stellaris family介绍介绍4)我们公司的我们公司的Cortex-M3评估套件展示评估套件展示5)关于培训事项关于培训事项编辑课件1.1 Cortex-M3相关公司体系结构ARM公司概述 ARM微处理器及其开展编辑课件ARM公司概述 ARMAdvanced RISC Machines既是一个公司的名字，也是对一类微处理器的通称，还可以认为是一种技术的名字。ARM公司1991年成立于英
2、国剑桥，主要出售芯片设计技术的授权。目前，采用ARM技术知识产权IP核的微处理器即我们通常所说的ARM微处理器，已普及工业控制、消费类电子产品、通信系统、无线系统等各类产品市场。基于ARM技术的微处理器，其应用占据了32位RISC处理器75%以上的市场份额。ARM技术正在逐步渗透到我们生活的各个方面。编辑课件ARM微处理器及其开展微处理器及其开展ARM微处理器的几个系列：微处理器的几个系列：ARM7系列、系列、ARM9系列、系列、ARM9E系列、系列、ARM10E系列、系列、SecurCore系列、系列、Intel的的XScale系列、系列、Cortex系列。系列。ARM体系结构的开展：体系结
3、构的开展：1V1V3版本；版本；2V4T版本；版本；3V5版本；版本；4V6版本；版本；5V7版本。版本。ARMARM公司为新的公司为新的ARM V7ARM V7架架构定义了三大分工明确的系列：构定义了三大分工明确的系列：“A“A系列面向尖端的基于虚拟内系列面向尖端的基于虚拟内存的操作系统和用户应用；存的操作系统和用户应用；“R“R系列针对实时系统；系列针对实时系统；“M“M系列针系列针对微控制器和低本钱应用系统。对微控制器和低本钱应用系统。编辑课件1.2 Cortex-M3内核体系结构内核体系结构Cortex-M3简介Cortex-M3内核结构与优势Luminary Micro公司Corte
4、x-M3介绍编辑课件 ARM公司于2005年推出了Cortex-M3内核，就在当年ARM公司与其他投资商合伙成立了Luminary流明诺瑞公司，由该公司率先设计、生产与销售基于Cortex-M3内核的ARM芯片Stellaris群星系列ARM。Cortex-M3内核是ARM公司整个Cortex内核系列中的微控制器系列M内核，还是其它两个系列分别是应用处理器系列A与实时控制处理系列R，这三个系列又分别简称为A、R、M系列，当然这三个系列的内核分别有各自不同的应用场合。Cortex-M3简介简介编辑课件Cortex-M3内核主要是应用于低本钱、小管脚数和低功耗的场合，并且具有极高的运算能力和极强的
5、中断响应能力。Cortex-M3处理器采用纯Thumb2指令的执行方式，使得这个具有32位高性能的ARM内核能够实现8位和16位的代码存储密度。ARM Cortex-M3处理器是使用最少门数的ARM CPU，核心门数只有33K，在包含了必要的外设之后的门数也只有60K，使得封装更为小型，本钱更加低廉。Cortex-M3采用了ARM V7哈佛架构，具有带分支预测的3级流水线，中断延迟最大只有12个时钟周期，在末尾连锁的时候只需要6个时钟周期。同时具有1.25DMIPS/MHZ的性能和0.19mW/MHZ的功耗。编辑课件 Cortex-M3 Cortex-M3 中央内核基于哈佛架构，指令和数据各中
6、央内核基于哈佛架构，指令和数据各使用一条总线右图中所示。与使用一条总线右图中所示。与 Cortex-M3 Cortex-M3不同，不同，ARM7 ARM7 系列处理器使用冯系列处理器使用冯诺依曼诺依曼Von NeumannVon Neumann架构，架构，指令和数据共用信号总线以及存储器。由于指令和数据指令和数据共用信号总线以及存储器。由于指令和数据可以从存储器中同时读取，所以可以从存储器中同时读取，所以 Cortex-M3 Cortex-M3 处理器对多处理器对多个操作并行执行，加快了应用程序的执行速度。个操作并行执行，加快了应用程序的执行速度。Cortex-M3内核简介一：哈佛架构内核简介
7、一：哈佛架构编辑课件 内核流水线分内核流水线分3 3个阶段：个阶段：取指、译码和执行取指、译码和执行。当遇到分支。当遇到分支指令时，译码阶段也包含预测的指令取指，这提高了执行的速指令时，译码阶段也包含预测的指令取指，这提高了执行的速度。处理器在译码阶段期间自行对分支目的地指令进行取指。度。处理器在译码阶段期间自行对分支目的地指令进行取指。在稍后的执行过程中，处理完分支指令后便知道下一条要执行在稍后的执行过程中，处理完分支指令后便知道下一条要执行的指令。如果分支不跳转，那么紧跟着的下一条指令随时可供的指令。如果分支不跳转，那么紧跟着的下一条指令随时可供使用。如果分支跳转，那么在跳转的同时分支指令
8、可供使用，使用。如果分支跳转，那么在跳转的同时分支指令可供使用，空闲时间限制为一个周期。空闲时间限制为一个周期。Cortex-M3内核简介二：分支预测的流水线内核简介二：分支预测的流水线编辑课件 Cortex-M3 Cortex-M3 处理器是一个存储器映射系统，为高达处理器是一个存储器映射系统，为高达 4GB 4GB 的可寻址存储空间提供简单和固定的存储器映射，同时，这些的可寻址存储空间提供简单和固定的存储器映射，同时，这些空间为代码代码空间、空间为代码代码空间、SRAMSRAM存储空间，外部存储器存储空间，外部存储器/器件和内部器件和内部/外部外设提供预定义的专用地址。另外，还有一外部外设
9、提供预定义的专用地址。另外，还有一个特殊区域专门供厂家使用。个特殊区域专门供厂家使用。借助借助bit-bandingbit-banding技术，技术，Cortex-M3 Cortex-M3 处理器可以在简单系处理器可以在简单系统中直接对数据的单个位进行访问。存储器映射包含两个位于统中直接对数据的单个位进行访问。存储器映射包含两个位于SRAMSRAM的大小均为的大小均为1MB1MB的的bit-bandbit-band区域和映射到区域和映射到32MB32MB别名区域的别名区域的外设空间。在别名区域中，某个地址上的加载外设空间。在别名区域中，某个地址上的加载/存储操作将直存储操作将直接转化为对被该地
10、址别名的位的操作。对别名区域中的某个地接转化为对被该地址别名的位的操作。对别名区域中的某个地址进行写操作，如果使其最低有效位置位，那么址进行写操作，如果使其最低有效位置位，那么bit-bandbit-band位为位为 1 1，如果使其最低有效位清零，那么，如果使其最低有效位清零，那么bit-bandbit-band位为零。读别名位为零。读别名后的地址将直接返回适当的后的地址将直接返回适当的bit-bandbit-band位中的值。除此之外，该位中的值。除此之外，该操作为原子位操作，其他总线活动不能对其中断。操作为原子位操作，其他总线活动不能对其中断。Cortex-M3存储器映射：存储器映射：b
11、it-band技术技术编辑课件 传统的位处理方法和传统的位处理方法和 Cortex-M3 bit-banding 的比较的比较：基于传统基于传统ARM7 ARM7 处理器的系统只支持访问对齐的数据，处理器的系统只支持访问对齐的数据，只有沿着对齐的字边界才可以对数据进行访问和存储。只有沿着对齐的字边界才可以对数据进行访问和存储。Cortex-M3Cortex-M3处理器采用非对齐数据访问方式，使非对齐数据处理器采用非对齐数据访问方式，使非对齐数据可以在单核访问中进行传输。当使用非对齐传输时，这些可以在单核访问中进行传输。当使用非对齐传输时，这些传输将转换为多个对齐传输，但这一过程不为程序员所见。
12、传输将转换为多个对齐传输，但这一过程不为程序员所见。见下面的表中比照：见下面的表中比照：“传统的位处理方法和传统的位处理方法和 Cortex-M3 bit-banding Cortex-M3 bit-banding 的比的比较较 编辑课件 嵌套向量中断控制器嵌套向量中断控制器NVIC：末尾连锁技术：末尾连锁技术 NVIC NVIC 是是 Cortex-M3 Cortex-M3 处理器中一个完整的局部，最多可处理器中一个完整的局部，最多可支持支持 240 240 个外部中断，每个外部中断最多可具有个外部中断，每个外部中断最多可具有 256 256 个可个可重新动态划分的不同优先级别。重新动态划分
13、的不同优先级别。它支持优先级别中断源和它支持优先级别中断源和脉冲中断源。当进入中断时，处理器状态会自动保存在硬脉冲中断源。当进入中断时，处理器状态会自动保存在硬盘中，盘中，NVICNVIC还支持末尾连锁技术还支持末尾连锁技术 Cortex-M3 Cortex-M3 处处理器使用一个可以重复定位的向量表，表中包含了将要执理器使用一个可以重复定位的向量表，表中包含了将要执行的函数的地址，可供具体的中断处理器使用。中断被接行的函数的地址，可供具体的中断处理器使用。中断被接受之后，处理器通过指令总线接口从向量表中获取地址。受之后，处理器通过指令总线接口从向量表中获取地址。向量表复位时指向零，编程控制存
14、放器可以使向量表重新向量表复位时指向零，编程控制存放器可以使向量表重新定位。定位。编辑课件 嵌套向量中断控制器嵌套向量中断控制器NVIC：可以在硬件中处理堆栈操作，可以在硬件中处理堆栈操作，Cortex-M3Cortex-M3处理器免去了处理器免去了在传统的在传统的 C C语言中断效劳程序中为了完成堆栈处理所要编写语言中断效劳程序中为了完成堆栈处理所要编写的汇编程序包，这使应用程序的开发变得更加简单。的汇编程序包，这使应用程序的开发变得更加简单。Cortex-M3 Cortex-M3 处理器使用末尾连锁处理器使用末尾连锁tail-chainingtail-chaining技技术简化了激活的和未
15、决的中断之间的移动。末尾连锁技术术简化了激活的和未决的中断之间的移动。末尾连锁技术把需要用时把需要用时 30 30 个时钟周期才能完成的连续的堆栈弹出和压个时钟周期才能完成的连续的堆栈弹出和压入操作替换为入操作替换为6 6个周期就能完成的指令取指，实现了延迟的个周期就能完成的指令取指，实现了延迟的降低。处理器状态在进入中断时自动保存，在中断退出时降低。处理器状态在进入中断时自动保存，在中断退出时自动恢复，比软件执行用时更少，大大提高了频率为自动恢复，比软件执行用时更少，大大提高了频率为 100MHz 100MHz 的子系统的性能。的子系统的性能。编辑课件 ARMARM公司在其公司在其Corte
16、x-M3Cortex-M3内核中嵌入新的内核中嵌入新的Thumb-2Thumb-2指令集。指令集。新的新的Thumb-2Thumb-2内核技术保存了紧凑代码质量并与现有内核技术保存了紧凑代码质量并与现有ARMARM方案方案的代码兼容性，提供改进的性能和能量效率。的代码兼容性，提供改进的性能和能量效率。Thumb-2Thumb-2是一种新型混合指令集，融合了是一种新型混合指令集，融合了1616位和位和3232位指令，位指令，用于实现密度和性能的最正确平衡。在不对性能进行折中的用于实现密度和性能的最正确平衡。在不对性能进行折中的情况下，节省许多高集成度系统级设计的总体存储本钱。情况下，节省许多高集成度系统级设计的总体存储本钱。Cortex-M3Cortex-M3支持的支持的Thumb-2Thumb-2指令参见指令参见PDFPDF资料资料目标：看到一段汇编的代码时，会去查处相关的指令集，读目标：看到一段汇编的代码时，会去查处相关的指令集，读懂代码的意图懂代码的意图/作用即可。作用即可。Cortex-M3支持的支持的Thumb-2指令：指令：编辑课件n 免去免去 Thumb Thumb和和AR
