《DSP原理及应用实验指导》由会员分享，可在线阅读，更多相关《DSP原理及应用实验指导（66页珍藏版）》请在金锄头文库上搜索。
1、DSP原理及应用实验198第一部分 实验系统介绍198第二部分 调试软件安装说明216第三部分 硬件安装说明222第四部分 5402常规实验225实验一 常用指令实验225实验二 数据存储实验229实验三 I/O实验234实验四 定时器实验236实验五 A/D转换实验238实验六 D/A转换实验243实验七 语音处理实验247实验八 键盘接口及七段数码管显示实验254实验九 LCD实验256实验十 快速傅立叶变换（FFT）算法实验258DSP原理及应用实验第一部分 实验系统介绍一、系统概述EL-DSP-EXP III 教学系统是一种综合的教学实验系统，采用模块化分离式结构，使用灵活，方便用户二
2、次开发，其系统组成框图如图1-1所示。通过“E_LAB”和“TECH_V”扩展总线，可以扩展声、光、机、电等不同领域的控制对象。可根据需求选用不同类型的CPU适配板，且所有CPU适配板是完全兼容的，在不需要改变任何配置情况下，更换CPU适配板即可做TI公司不同类型的DSP的相关实验。 图1-1 系统组成框图二、硬件组成该实验系统有丰富的硬件资源可以完成多种DSP基础实验、算法实验、控制对象实验和编解码通信实验。其硬件资源主要包括：l 一组CPU板接口l 两组E_LAB接口l 一组TECH_V接口l 一组电机控制接口l 一组语音接口l 语音处理单元l 一组仿真器接口l DA转换单元l 数字量输入
3、输出单元l USB单元l CPLD逻辑单元l 直流电源单元l 模拟信号源l 音频信号源l 液晶显示单元l AD转换单元l 单脉冲单元l RS232串口单元l CAN总线单元l 以太网单元l IO单元l 键盘输入单元1、CPU板接口用来驳接不同类型的CPU板，CPU板主要由以下几个模块组成： CPU模块； 时钟模块； 复位模块； 存储器模块； CPLD模块； 扩展接口模块； 电源模块。54X CPU板：2131185610974图1-2 54X CPU板外观和接口示意图表1-2 接口说明序号12345含义DSP JTAG接口J1电源插口P4复位按钮S1扩展接口P1FLASH写保护跳线J3序号67
4、891011含义拨码开关SW2CPLD下载口J4扩展接口P3扩展接口P2HPI设置J2拨码开关SW1J1：DSP JTAG接口，符合IEEE Standard 1149.1(JTAG)标准，引脚分配如下图1-3所示（空脚是第六脚，方形焊盘是第一脚）。图1-3 DSP JTAG接口引脚图P4：电源插口，CPU板单独使用时，从此接口给CPU板供电，+5V，内正外负。CPU板插在实验箱底板上时，不需要从P4电源插口供电。S1：复位按钮，按下系统复位。J3：FLASH写保护跳线，选配置；1、2短路，不允许擦除FLASH；2、3短路，允许擦除FLASH（在配置AM29LV320 FLASH芯片时有效）。
5、J4：CPLD下载口，引脚分配如下图1-4所示（方形焊盘是第一脚）。图1-4 CPLD下载口引脚图J2：HPI设置 ，54X的HPI16的设置；1、2短接，HPI 8位模式；2、3短接，HPI 16位模式（VC5409、VC5410 CPU板有效）。SW1：拨码开关，设置CPU的工作状态。表1-3 SW1开关的设置位号ONOFF缺省1HPIENA=0不选择HPI模块功能HPIENA=1选择HPI模块功能OFF2CLKMD3=0CLKMD3=1540254095416ON5410 OFF3CLKMD2=0CLKMD2=1540254095416OFF5410 ON4CLKMD1=0CLKMD1=
6、1OFF5MP/MC=0DSP工作微计算机方式MP/MC=1DSP工作微处理器方式OFF6CPUCS=0CPU板为54X系列CPUCS=1CPU板为2X系列ONSW2：拨码开关，设置CPLD的工作状态。表1-4 SW2开关的设置1位2位3位FLASH的工作状态ONONON数据空间0FFFF 64KX16 OFFONON程序空间0FFFFF 1MX16XXX不使能4位LED灯D5的工作状态ON灭OFF亮P1：CPU数据地址总线扩展接口表1-5 P1管脚定义P1管脚对应54X管脚 备注1 GND地2D0数据线03D1数据线14D2数据线25D3数据线36D4数据线47D5数据线58D6数据线69D
7、7数据线710D8数据线811D9数据线912D10数据线1013D11数据线1114D12数据线1215D13数据线1316D14数据线1417D15数据线1518GND地19A17地址线1720A16地址线1621A19地址线1922A18地址线1823A1地址线124A0地址线025A3地址线326A2地址线227A5地址线528A4地址线429A7地址线730A6地址线631A9地址线932A8地址线833A11地址线1134A10地址线1035A13地址线1336A12地址线1237A15地址线1538A14地址线1439+5V电源40+5V电源P2：CPU外设总线扩展接口表1-6
8、P2管脚定义P2管脚对应54X管脚 备注1 GND地2GND地3READY准备好信号4PS程序空间片选信号5DS数据空间片选信号6ISIO空间片选信号7R/W读写信号8MSTRB存储器空间选择信号9IOSTRBIO空间选择信号10MSC微状态完成信号11XFIO输出信号12HOLDA总线保持响应信号13IAQ指令地址采集信号14HOLD总线保持信号15BIOIO输入信号16GND地17CLKROMCBSP0输入位时钟18CLKR1MCBSP1输入位时钟19FSR0MCBSP0输入侦时钟20FSR1MCBSP1输入侦时钟21DR0MCBSP0输入数据22DR1MCBSP1输入数据23CLKXOM
9、CBSP0输出位时钟24CLKX1MCBSP1输出位时钟25FSX0MCBSP0输出侦时钟26FSX1MCBSP1输出侦时钟27DX0MCBSP0输出数据28DX1MCBSP1输出数据29NMI不可屏蔽中断信号30IACK中断响应信号31INT1外部中断132INT0外部中断033INT3外部中断334INT2外部中断235CLKOUTCPU时钟输出36TOUT0定时器0输出37NC空脚38RESET复位信号39GND地40GND地P3：HPI总线扩展接口表1-7 P3管脚定义P3管脚对应54X管脚 备注1 HD0HPI数据线02GND地3HD1HPI数据线14GND地5HD2HPI数据线26
10、A21地址线217HD3HPI数据线38A22地址线229HD4HPI数据线410A20地址线2011HD5HPI数据线512NC空脚13HD6HPI数据线614NC空脚15HD7HPI数据线716CPUCSCPU种类指示信号17NC空脚18NC空脚19HPIENAHPI使能信号20NC空脚21HDS2HPI数据选通信号222DR2MCBSP2输入数据23HDS1HPI数据选通信号124FSR2MCBSP2输入侦时钟25HBILHPI字节指示信号26CLKR2MCBSP2输入位时钟27HASHPI地址选通信号28CLKX2MCBSP2输出位时钟29HCSHPI片选信号30FSX2MCBSP2输
11、出侦时钟31HR/WHPI读写信号32DX2MCBSP2输出数据33HCNTL0HPI控制信号034GND地35HCNTL1HPI控制信号136GND地37HINTHPI中断信号38+3.3V电源39HRDYHPI准备好信号40+3.3V电源 LED指示灯：D1：+5V、D2：+3.3V、D3：DSP核电压、D4：复位 信号、D5：CPLD测试由于DSP采用3.3V和1.8V供电，而且其输入输出接口电平为3.3V，对于数字量输出而言完全可以和5V TTL电平兼容。但对于数字量输入而言，由于其内部是3.3V，因此不能将中央处理器的输出口直接和外围扩展的5V器件相连。通过LVTH16245和LVT
12、H16244进行电平转换和驱动。CPU板标准配置扩展FLASH 1M X 16BIT，用户可以选配扩展FLASH 2M X 16BIT或不扩展FLASH的CPU板。2、语音接口与处理单元语音编解码器（Codec）采用扩展板的形式通过语音接口与主板相连，以便开发不同接口Codec的语音板。标配的语音扩展板Codec芯片采用TLV320AIC23（以下简称AIC23），AIC23是TI推出的一款高性能的立体声音频Codec芯片，内置耳机输出放大器，支持MIC和LINE IN两种输入方式（二选一），且对输入和输出都具有可编程增益调节。AIC23的模数转换（ADCs）和数模转换（DACs）部件高度集成在芯片内部，采用了先进的Sigmadelta过采样技术，可以在8K到96K的频率范围内提供16bit、20bit、24bit和32bit的采样，ADC和DAC的输出信噪比分别可以达
