《存储系统和结构》由会员分享，可在线阅读，更多相关《存储系统和结构（14页珍藏版）》请在金锄头文库上搜索。
1、第4章 存储系统和构造4.1基本内容摘要、存储系统的构成 存储器的分类 主存 半导体存储器 RA、DAM、ROM的基本电路 辅存 2、主存的组织与操作 半导体存储器的基本构造 存储器中的数据组织 小端寄存格式 大端寄存格式 半导体存储器的重要技术指标 存储容量 存储速度 半导体存储器芯片的发展DRAM芯片技术发展: FP D;EO DRAM ;RAM ；DDRSDRAM 主存储器的组织 SA HM 16 DRA Intel 2 芯片的互联：位扩展、字扩展、字位扩展多体交叉存储技术 构成、工作原理3、存储系统的层次构造 层次化存储系统 Cche-主存存储层次 主存-辅存存储层次4、高速缓冲存储器
2、 ache的工作原理 ache的构造 ahe的工作过程 主存与Cache之间的地址映像 Cac的基本构造地址映像和地址映像表 直接映像 直接映像方式 主存地址 直接映像的访存过程 全相联映像 全相联映像方式主存和Cahe的地址构造 主存和Cach的地址构造 全相联映像下的访存过程 组相联映像 组相联映像方式 主存和Cche的地址构造 组相联映像下的访存过程 替代方略和更新方略 三种替代算法：随机法、先进先出法、LU法更新方略：写回法、全写法、写装入法、写不装入法、虚拟存储器 虚拟存储器的基本概念 虚拟存储器的工作原理 虚地址、实地址 页式虚拟存储器 页式虚拟存储器地址构造 页式虚拟存储器的地址
3、映像 页式虚拟存储器的地址变换过程 段式虚拟存储器 段式虚拟存储器地址构造 段式虚拟存储器的地址映像 段式虚拟存储器的地址映像过程 段页式虚拟存储器 段页式虚拟存储器的地址构造 段页式虚拟存储器的地址映像 段页式虚拟存储器的地址映像过程 快表技术 快表的形成 “快表”和“慢表”实现地址转换. 2 知识点一、主存储器1、 分类 随机存取存储器A：RA、DRAM 只读存储器RO、 半导体存储器基本构造 (1）随机存取存储器RM 挥发性存储器,失电时信息丢失。 RAM基本电路及其读写工作原理; 存储单元电路是半导体触发器,典型的单极型SRAM基本电路是由6个S管构成的双稳态触发电路; 存储单元的内容
4、可多次读出,读出时不破坏原存信息；功耗较大,容量较小，但存取速度较快。 DRM基本电路及其读写工作原理; 基本电路由一种晶体管和一种电容构成，运用MOS管的栅极对其衬底间的分布电容来保存信息，以储存电荷的多少（即电容端电压的高下)来表达“1”和“”; 存储单元的内容读出时破坏原存信息,功耗小,容量较大，但存取速度较AM慢； A必须不断进行刷新，对存储单元中电容充电。(2）只读存储器ROM 只能读取数据不能写入数据的存储器。一般由一种晶体管构成一种存储单元，存储单元构成阵列,用行选通和列选通信号选择存储单元。能长期保存信息，信息可随机被访问。 掩膜RO 存储单元中的信息在生产中用掩膜形成两种存储
5、单元，存储单元中有无晶体管代表数据0和。 POM 可编程RO，顾客可以一次性烧入数据,在晶体管的发射极和列选通线之间用熔丝连接，可实现一次性可编程数据存储。ERO 可擦除可编程OM，一般指紫外线擦除可编程的RM,顾客可以多次烧入数据,可多次擦除，多次改写。 EPOM 电可擦除可编程的RO，顾客可用电信号在线进行擦除和改写的存储器。 Flash Mmor 闪速存储器，一种的快擦型E2PRO存储器,只能以块为单位擦写。(3)存储器芯片 基本构造 构成：存储体 是存储单元的集合体,存储单元阵列；数据读写电路 驱动缓冲作用;地址译码电路将地址信号转换为选中某一存储单元的选通信号，如采用双译码方式的存储
6、器，会将一部分地址信号转换为行选通信号、另一部分地址信号转换为列选通信号,行选通信号和列选通信号对行和列选择,对选中的单元进行读写。 控制电路 产生控制信号如片写信号、读信号、输出信号等等 典型存储器芯片 HM616 2K8位（2K)SM芯片：11条地址线、8条数据线、3条控制线 、E、W 3个控制信号的组合控制HM6116芯片的工作方式, Itel 21664Kb的RAM芯片：8条地址线、1条数据输出线、1条数据输入线、 写容许信号WE、行地址选通信号RAS、列地址选通信号CAS。64K存储体由4个18128的存储矩阵构成，每个8128的存储矩阵，由7条行地址和7条列地址进行选择。刷新时,在
7、送入7位行地址时选中4个存储矩阵的同一行,即对 28=2个存储单元进行刷新。（4）新型存储器芯片 快页式动态存储器（FPM DRAM)扩展数据输出动态存储器(EDO DAM） 同步型动态存储器（RAM） 双倍数据速率SDAM（DDR SDM）（5）半导体存储器的技术指标存储容量 存储器可以容纳的二进制信息量 。 内存的最大容量： 计算机系统中CU地址总线数目有限,决定系统能配备最大的内存容量。如P的地址线为n 条,则由该C构成的计算机系统的内存不超过n个字,若字长为8位，则为2 字节。 计算机的实际装机容量:指一计算机系统根据系统的实际需要配备的内存容量，实际装机容量不能超过内存的最大容量。
8、存储器芯片的容量：指存储器芯片能寄存的信息量，由存储器芯片地址线和数据线的数目决定。如 一存储器芯片有m 条地址线和n条数据线,则该芯片的存储容量为2n位 存储容量单位有: 千字节(KB)、兆字节(MB)、 吉字节(GB) 、太字节（TB） 1KB= 20= 04B ;1B=22 B14KB ；1GB23 B=124MB ;TB=40=1024 B 存储速度 存储器的存储速度可以用两个时间参数表征： 存取时间TA:定义为从启动一次存储器操作,到完毕访问操作所经历的时间。 存储周期TC:从一次访问的开始到下一次访问开始的时间间隔。 一般存储周期TMC略不小于存取时间TA。3、 系统的存储器（1）
9、存储器的扩展存储器芯片的容量有限，用多片存储器芯片互联可以扩大存储容量，构成系统所需的存储器。扩展存储器容量采用的措施有: 位扩展法当主存的字数与单个存储芯片的字数相似(两者存储单元数相似）而位数不同步, 要采用位扩展的方式来组织多种存储芯片构成存储器。扩展芯片时, 字数不变,位数增长。 位扩展的方式时,应 拟定总芯片数若芯片的容量为NM位 ，构成系统的存储器容量为NK位(K为的若干倍）,采用位扩展方式，需要芯片数为： NK位M位 各存储器芯片采用相似的地址信号和控制信号,即各芯片的片选端C(或CE）、地址线Ai、读/写控制信号都应分别并接在一起,连接到U相应的控制线、地址线上; 将各存储器芯
10、片的数据线单独列出作D0、D1 Dm 分别连接到CU的数据线0 Dm不同的位。 字扩展法 当主存的位数与采用存储芯片的位数相似,但字数不同(存储单元数不同), 要采用字扩展的方式来组织多种存储芯片扩展存储单元构成主存储器。 字扩展的方式时, 应 拟定总芯片数若芯片的容量为位 ,构成系统的存储器容量为K位(K为N的若干倍）,采用字扩展方式，需要芯片数为: KM位 M位 各存储器芯片地址范畴不同,P地址线分为两部分，低位部分地址线和各芯片的地址线连接，CU的高位地址总线经片选译码器译码得到多条控制信号线分别接到各存储器芯片的片选端CS(或E），使每次访问时只能选中一片芯片工作。各存储器芯片的数据线
11、、读写控制线并联后, 再与CPU数据线、读写控制线相连接。字位扩展法当存储器芯片的字数和字长均不能满足主存储器规定期， 需要在字数和位数上同步扩展,以构成主存储器。字位扩展的方式时， 应 拟定总芯片数若主存储器容量为M N位,采用容量为LK的存储器芯片，则用/片 L的存储器芯片构成一组 ，实现位扩展构成N位的存储器，再采用M/L组的L位的存储器组进行字扩展构成M N位的存储器，共需 要M/L N/K 片芯片。 各存储器组地址范畴不同, CP地址线分为两部分,低位部分地址线和所有存储器芯片的地址线连接,U的高位地址总线经片选译码器译码得到多条控制信号线分别接到各存储器芯片组，每个控制信号和一组中
12、的所有芯片的片选端CS(或）相连接，使每次访问时只能选中一组芯片工作。每组中各存储器芯片的数据线单独列出分别PU的数据线D0Dn-相连，但每组中相应的芯片应并联接同样数据线。 所有存储器芯片的读写控制线并联后， 再与CPU的读写控制线相连接。（2）存储器中的数据组织 存储字: 作为一种整体一次寄存或取出内存储器的数据 字节编址:对存储器的每一种字节进行编址，一种地址相应一种寄存位二进制数的存储单元,存储单元的地址称为字节地址。表达字节地址的二进制位数取决于存储器的总字节数。在现代计算机系统中，特别是在微机系统中，内存储器一般都以字节编址。 字编址:对存储器的每一种字进行编址，一种地址相应寄存1
13、6位二进制数的存储单元,该地址称为字地址。 数据寄存格式:若一种存储单元寄存1字节数据，多字节数据寄存存储单元的格式有： 小端寄存格式 多字节数据中的低字节数据寄存于低地址的存储单元中，高字节数据寄存于高地址的存储单元中;0X86系统采用这种格式。 大端寄存格式 多字节数据中的低字节数据寄存于高地址的存储单元中，高字节数据寄存于低地址的存储单元中;68X系统采用这种格式。4、多体交叉存储器 一种多体系统,为提高访存速度采用的构造技术。 由多种互相独立的容量相似的存储体构成；每个存储体是一种独立操作的单位,各自具有互相独立的数据寄存器MDR、 地址寄存器MA和读写电路； 各存储体读写过程能并行，也能交叉重叠进行；多体交叉访问存储器采用分时启动的措施，可以在不变化每个存储体存取周
