《AllegroPCB设计中的约束管理》由会员分享，可在线阅读，更多相关《AllegroPCB设计中的约束管理（14页珍藏版）》请在金锄头文库上搜索。
1、AllegroPCB设计中的约束管理本章主要介绍一下约束管理器的使用，约束管理器贯穿丁原理图设计、PCB设计、仿真分析设计，这里主要讲述在PCBEditor中如何使用约束管理器来对信号进行约束设置。一、约束管理器概述约束管理器是贯穿丁整个PCB设计平台的一个对信号约束的工具，在整个项目的开发过程中，起着桥梁的作用。我们可以在原理图设计阶段在约束管理器中设定约束来指导PCB设计；也可以在使用仿真分析工具仿真后，将仿真分析的拓扑添加到约束管理器中从而来驱动布局、布线。约束管理器是以表格形式为基础的工作表形式，所以其操作简单、运用灵活。它将印制电路板所有的网名以表格形式显示，不仅使设计者对网名一目了
2、然且更加方便地对信号设定不同的规则。对不同的规则如相对长度规则、总长度规则、曼哈顿长度规则等分了不同的栏显示以方便大家的规则设定。二、约束管理器1、约束管理器的启动在AllegroPCBDesign中，选择菜单命令Setup/ElectricalConstraintSpeadshee或者单击Setup工具栏中的歹按钮，打开约束管理器，如图10_1所ileEditObjectsQalmn即AnalyzetJoqLeJjJindow庆1/Elsctrleal薛，3：4十+曰4Haulin.g.mGmE二-二二M-_=EE二-一1!=二二|=二E-二-二M肌葺eE葺葺眄茸EEPSin.*lTntjT
3、imingRglingCuisomMqa.fi;GeneralProj:SpringSTNC2、约束管理器界面概述1）菜单栏约束管理器的菜单栏包括：File、Edit、Objects、Column、View、AnalyzeAuditTools、Window及Help。2）ElectricalConstraintSet栏此栏主要是对电气规则来设定约束，包括：SignalIntergrity（信号完整性设置规则）、Timing（时序规则设置）、Routing（布线设置）、AllConstraint（所有的约束管理）。3）Net栏Net栏主要对指定的网络来设置不同的约束规则，包括SignalInte
4、rgrity（信号完整性设置规则）、Timing（时序规则设置）、Routing（布线设置）、CustomMeaseurement（用户添加规则管理）、GeneralProperties（通用届性设置）。4）设计规则约束设置包括：Electrical（电气规则）、Spacing（间距规则设置）、Physical（物理规则设置）、Design（设计规则设置）。三、线的约束设置约束管理器可以设定的规则很多，但是真正常用的是Net栏中Routing中的各项对布线的约束设置。包括：Wiring（线路设置）、Impedance（阻抗设置）、Min/MaxPropagationDelays（最大或最小传输
5、延时设置）、TotalEtchLength（总长度设置）、DifferentialPair（差分对的设置）和RelativePropagationDelay（相对传输延时设置）。1、创建Bus在设定约束的时候，可以对单独的网络进行设置，也可以对一个Bus进行设置。对于在原理图设计的时候没有设计总线形式的网络，也可以在约束管理器中创建一个Bus。方法如下：1、在约束管理器Net栏中选择Routing/Wiring,展开所有的网络列表；2、选中要创建Bus的网络名，单击鼠标右键，在弹出的菜单中选择Create/Bus如图10_2所示；3、在弹出的对话框中输入创建的Bus名，如图10_3所示；4、点
6、击“Ok”完成Bus的创建，此Bus会在约束管理器中即时显示。注意：对一个Bus内的信号线，其布线拓扑应基本一致，否则，在设定约束后，布线的时候会引起匹配不当。10_210_32、线路设置约束管理器Net栏中选择Routing/Wiring,对线路进行设置。线路设置可以对一个单独网络进行也可以对一个Bus进行,设置内容包括：直接调入电气规则、设置拓扑、设置分支长度、设置过孔数、设置表层布线长度及设置平行线长度。1) 调入电气规则在设置网络后面的ReferencedElectricalCSe肥中，用鼠标直接单击空白处，在弹出的下拉菜单中进行电气规则的选择。2) 拓扑在设置网络后面的Topolog
7、y栏中，设置拓扑结构，如图10_4所示Topology栏各项说明如下：VerifySchedule：确认拓扑结构。Yes表示确认拓扑执行DRC检查；No表示不执行DRC检查；Clear表示不选择此功能。Actual:实际值，仅可读Margin:裕量，仅可读Schedule选择一定的拓扑结构，包括：菊花链结构(Daisy-chain)、树状结构(MinimumSpanningTree、源负载菊花链结构(Source-LoadDaisy-chain)星形结构(Star)、远端分支结构(Far-endCluster。Ddisy-chJin10_43) 设置分支长度在设置网络后面的StubLength
8、栏中，Max行空白处输入分支最大长度。4) 设置过孔数在设置网络后面的ViaCount栏中，Max行空白处输入最大的过孔数量。5) 设置表层布线长度在设置网络后面的ExposedLength栏中，Max行空白处输入最大的布线长度。设置平行线长度在设置网络后面的Parallel栏中，单击Max行空白处，弹出平行线长度详细设置，如图10_5所示。10_#设置好长度和问距后，单击“Ok”按钮，完成设置。单击“Clear”活除设置。3、阻抗设置在约束管理器Net栏中选择Routing/Impedance,对阻抗进行设置。对丁信号阻抗设置的前提条件是叠层已经设定好，此项设置不建议再次设定，因阻抗和线宽、
9、线间距、叠层都有很大的关系。设置方法如下：在所选网络后面的Impedance栏下的Target空白处单击鼠标，输入目标阻抗如50后，软件会自动在Tolerance栏下设置限度范围，默认是2%,一股设置10%，如图10_6所示。ObjectsRefeSingle-lineImpedanceTdi|etTolermiceActualMjinOhmOhmOhmOhm日Sysiteni曰demoUHIIAMEDJ_CAPACITORJ150.0010%UnilAMED_1_CAPACITORJ11_B10%UHIIAMEDJI_CAPACITORJ12_A50.0010%UHIIAMED_1_CAPA
10、CITORJ12_B50.001o|%10_64、设置最小/最大传输延时在约束管理器Net栏中选择Min/MaxPropagationDelays,对最小/最大传输延时进行设置。此栏是对一个单个网络或一个Bus设定传输延时的最大及最小在所选网络后面的PropDelay栏下的Min空白处单击鼠标，输入最小延时；Max空白栏处输入最大延时，如图10_7所示。PropDelayMinnsActualMarginActualMarginns妃37600.25ns-0.15105.,0.25n暮0溯98,4了-0,15仙50.3HS0.加1053一原？的仰30.25ns0.297607.0.25ns0.
11、25ns0.230-L.fl.3ns0.19152“.-0.230-L.0.3nz0.019152.10_7PINPair会自动设置；2、单击ns）、长度（mil）、相对值（%）为单iiA提示：1、在输入最小/最大的延时后，按钮，可以更改单位。可以选择以时间（位，对丁1ns的传输时间大约等丁传输线5600mil的长度5、设置总的布线长度在约束管理器Net栏中选择Routing/TotalEtchLength,对总的布线长度进行设置。此处主要对布线的总长度设定一个最小长度和一个最大长度。设置方法如下：在所选网络后面的TotalEtchLength栏下的Min空白处单击鼠标，输入最小长度，Max空
12、白处输入最大长度，表示所有导线在最小长度和最大长度之间，如图10_8所示。10_8UnroutedNetLength表示在此栏单击鼠标右键选择Analyze查看未布线飞线Routed/ManhattanRati味示在此栏单击鼠标右键选择Analyze查看布线后曼哈顿比。6、设置差分对对丁高度设计来说，差分信号越来越被更多地应用,面对差分信号的布线要求也严格，不仅在叠层设置上要保证其阻抗值，且要对一对的差分线更要等长、等间距，来保证其总体阻抗的连续性。为了更方便对差分信号进行设置，Cadence的PCB设计工具一一PCBEditor从15.0版本以后，在约束管理器中专门添加差分对设置栏。在约束管
13、理器Net栏中选择Routing/DifferentialPair,对差分对进行设置。1)创建差分对进行设置差分对之前，首先要创建差分对。对哪些网名的信号正好是差分信号，必须了然丁胸。这个时候就在此要求我们对原理图设计中的网络命名一定要规范。选择要创建差分对的两个网络，单击鼠标右键，在弹出的菜单中选择Create/DifferentialPair命令。执行上述操作后，弹出创建差分对设置窗口，如图10_9所示。在DiffPairName中，输入差分对名字后，单击Create”按钮完成差分对的设置，创建完成一对后，可以在左边的所有网络列表中继续选择其他要设置的差分对网络进行设置。10_#如果需要进
14、行差分对设置的很多的话，还可以使用自动设置差分对，前提是在原理图设计时对差分信号命名一定要规范。方法如下：单击图10_9中的“AutoSetup按钮，弹出自动设置差分对窗口，如图10_10所示。在左边框中下拉菜单处，选择所有的Net或XNeto有边框各项说明如下：Prefix：设置差分对名字。如果空则软件自动以信号的名字命名。设置完成后单击“Create”按钮，约束管理器会自动将所有最后一个字母为P、N的网络设置成差分信号。10_102）差分对的规则设置在创建完差分对后，就要对差分信号设定差分规则如设定间距、线宽等。各项详细描述如下。UncoupledLength：设置差分对两个网络的不匹配长
15、度，【GatherControl设置Ignore表示差分对忽略驱动端，接收端引脚处的匹配，选择Include表示考虑引脚处的匹配问题，这样的话当大丁Max设定的值时，就会报DRC错误。PhaseTolerance设置差分对中两个网络的差值。单位可以选择是ns或者mil,当两个网络的相差长度大丁Tolerance设定值时，就会报错。LineSpacing：设置线间距。注意在此设定的是最小值（Min）。即此值应该是最基本的间距值。Coupling：1、PrimaryGap：设置差分对的首要间距；2、PrimaryWidth:设置差分对的首要线宽；3、NeckGap：设置在特殊情况下的线间距。比如当线很密集不能保证都是用首要的线宽的时候，可选择此线宽。另外，针对表层和内层的不同线宽，我们也可以在此设置为表层线间距。那么PrimaryWidth就设置为内层的线间距；4、NeckWidth:设置在特殊情况
