《FPGA的结构与组成》由会员分享，可在线阅读，更多相关《FPGA的结构与组成（7页珍藏版）》请在金锄头文库上搜索。
1、1、2、1FPGA工作原理与简介如前所述，FPGAM是在PALGALEPLDCPL/可编程器件的基础上进一步发展的产物。它就是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。由于FPGAB要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成，而只能采用一种易于反复配置的结构。查找表可以很好地满足这一要求，目前主流FPGAfB采用了基于SRAM：艺的查找表结构，也有一些军品与宇航级FPG麻用Flash或者熔丝与反熔丝工艺的查找表结构。通过烧写文件改变查找表内容的方法来实现对FPGA勺重复配置。根据数字电路的基
2、本知识可以知道，对于一个n输入的逻辑运算，不管就是与或非运算还就是异或运算等等，最多只可能存在2n种结果。所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。FPGA勺原理也就是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。查找表(Look-Up-Table)简称为LUT,LUT本质上就就是一个RAM目前FPGA多使用4输入的LUT,所以每一个LUT可以瞧成一个有4位地址线的的RAM当用户通过原理图或HDL言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能结果，并把真值表(即结果)事先写入RAM,这样,每
3、输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。下面给出一个4与门电路的例子来说明LUT实现逻辑功能的原理。例1-1:给出一个使用LUT实现4输入与门电路的真值表。表1-14输入与门的真值表实际逻辑电路1UT的实现方式%3*南人逻辑输出RAM地址RAM单存储的内容0000。000000001Q0.-“-1111111111从中可以瞧到，LUT具有与逻辑电路相同的功能。实际上，LUT具有更快的执行速度与更大的规模。由于基于LUT的FPGAft有很高白集成度，其器件密度从数万门到数千万门不等，可以完成极其复杂的时序与逻辑组合逻辑电路功能，所以适用于高速、高密度
4、的高端数字逻辑电路设计领域。其组成部分主要有可编程输入/输出单元、基本可编程逻辑单元、内嵌SRAM、丰富的布线资源、底层嵌入功能单元、内嵌专用单元等,主要设计与生产厂家有Xilinx、Altera、Lattice、Actel、Atmel与QuickLogic等公司,其中最大的就是Xilinx、Altera、Lattice三家。如前所述，FPGA就是由存放在片内的RAMfE设置其工作状态的，因此工作时需要对片内RAMI1行编程。用户可根据不同的配置模式,采用不同的编程方式。FPGA有如下几种配置模式:?并行模式:并行PRO、MFlash配置FPGA;?主从模式：一片PROM已置多片FPGA;?串
5、行模式：串行PROM已置FPGA;?外设模式：将FPGA乍为微处理器的外设，由微处理器对其编程目前,FPGA市场占有率最高的两大公司Xilinx与Altera生产的FPGATB就是基于SRAME艺的，需要在使用时外接一个片外存储器以保存程序。上电时,FPGA将外部存储器中的数据读入片内RAM完成配置后，进入工作状态；掉电后FPGAR复为白片，内部逻辑消失。这样FPGA仅能反复使用，还无需专门的FPGAS程器，只需通用的EPROMPRO啕程器即可。Actel、QuickLogic等公司还提供反熔丝技术的FPGA只能下载一次，具有抗辐射、耐高低温、低功耗与速度快等优点，在军品与航空航天领域中应用较
6、多，但这种FPGA能重复擦写，开发初期比较麻烦，费用也比较昂贵。Lattice就是ISP技术的发明者，在小规模PLD应用上有一定的特色。早期的Xilinx产品一般不涉及军品与宇航级市场,但目前已经有QPro-R等多款产品进入该类领域。1、2、2FPGA芯片结构目前主流的FPGA0就是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能（如RAM时钟管理与DSP珀硬核（ASIC型）模块。如图1-1所示（注：图1-1只就是一个示意图，实际上每一个系列的FPGATB有其相应的内部结构）,FPGA芯片主要由6部分完成，分别为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌
7、入块式RAM丰富的布线资源、内嵌的底层功能单元与内嵌专用硬件模块。图1-1FPGA芯片的内部结构每个模块的功能如下：1 .可编程输入输出单元（IOB）可编程输入/输出单元简称I/O单元，就是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求，其示意结构如图1-2所示。FPG咕的I/O按组分类，每组都能够独立地支持不同的I/O标准。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。目前,I/O口的频率也越来越高，一些高端的FPGAS过DDR寄存器技术可以支持高达2Gbps的数据速率。司班月也（节恒阳机闰血壬耳1宝卜卡
8、R 刊if “黑曲八图1-2典型的IOB内部结构示意图外部输入信号可以通过IOB模块的存储单元输入到FPGA勺内部，也可以直接输入FPGA内部。当外部输入信号经过IOB模块的存储单元输入到FPG秋部时，其保持时间（HoldTime）的要求可以降低，通常默认为0。为了便于管理与适应多种电器标准，FPGA的IOB被划分为若干个组（bank）,每个bank的接口标准由其接口电压VCCOfe定，一个bank只能有一种VCCOM不同bank的VCCOT以不同。只有相同电气标准的端口才能连接在一起，VCCO电压相同就是接口标准的基本条件。2 .可配置逻辑块（CLB）CLBB是FPG咕的基本逻辑单元。CLB
9、的实际数量与特性会依器件的不同而不同，但就是每个CLB都包含一个可配置开关矩阵，此矩阵由4或6个输入、一些选型电路（多路复用器等）与触发器组成。开关矩阵就是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或RAM在Xilinx公司的FPG端件中,CLB由多个（一般为4个或2个）相同的Slice与附加逻辑构成，如图1-3所示。每个CLB模块不仅可以用于实现组合逻辑、时序逻辑，还可以配置为分布式RAMW分布式ROM9 rl图1-3典型的CLB结构示意图Slice就是Xilinx公司定义的基本逻辑单位，其内部结构如图1-4所示，一个Slice由两个4输入的函数、进位逻辑、算术逻辑、存储逻辑与
10、函数复用器组成。算术逻辑包括一个异或门（XORG后一个专用与门（MULTAND）个异或门可以使一个Slice实现2bit全加操作，专用与门用于提高乘法器的效率；进位逻辑由专用进位信号与函数复用器（MUXC犯成，用于实现快速的算术加减法操作；4输入函数发生器用于实现4输入LUK分布式RAM16比特移位寄存器（Virtex-5系列芯片的Slice中的两个输入函数为6输入，可以实现6输入LUT或64比特移位寄存器）;进位逻辑包括两条快速进位链，用于提高CLB模块的处理速度。但初地 小制附 逍打遣 1 狙m型图1-4典型的4输入Slice结构示意图3 .数字时钟管理模块（DCM）业内大多数FPGA匀提
11、供数字时钟管理（Xilinx的全部FPGA匀具有这种特性）。Xilinx推出最先进的FPGA1供数字时钟管理与相位环路锁定。相位环路锁定能够提供精确的时钟综合，且能够降低抖动，并实现过滤功能。4 .嵌入式块RAM(BRAM)大多数FPG/W具有内嵌的块RAM这大大拓展了FPGA勺应用范围与灵活性。块RAMW被配置为单端口RAM双端口RAM内容地址存储器（CAM）以及FIFO等常用存储结构。RAMFIFO就是比较普及的概念，在此就不冗述。CAM#储器在其内部的每个存储单元中都有一个比较逻辑，写入CAM中的数据会与内部的每一个数据进行比较，并返回与端口数据相同的所有数据的地址，因而在路由的地址交换
12、器中有广泛的应用。除了块RAM还可以将FPGA中的LUT灵活地配置成RAMROMfFIFO等结构。在实际应用中，芯片内部块RAM勺数量也就是选择芯片的一个重要因素。单片块RAM勺容量为18k比特，即位宽为18比特、深度为1024，可以根据需要改变其位宽与深度，但要满足两个原则：首先，修改后的容量（位宽深度）不能大于18k比特；其次，位宽最大不能超过36比特。当然，可以将多片块RAM联起来形成更大的RAM此时只受限于芯片内块RAM勺数量，而不再受上面两条原则约束。5 .丰富的布线资源布线资源连通FPG秋部的所有单元，而连线的长度与工艺决定着信号在连线上的驱动能力与传输速度。FPGA5片内部有着丰
13、富的布线资源，根据工艺、长度、宽度与分布位置的不同而划分为4类不同的类别。第一类就是全局布线资源，用于芯片内部全局时钟与全局复位/置位的布线；第二类就是长线资源，用以完成芯片Bank间的高速信号与第二全局时钟信号的布线；第三类就是短线资源,用于完成基本逻辑单元之间的逻辑互连与布线；第四类就是分布式的布线资源，用于专有时钟、复位等控制信号线。在实际中设计者不需要直接选择布线资源，布局布线器可自动地根据输入逻辑网表的拓扑结构与约束条件选择布线资源来连通各个模块单元。从本质上讲，布线资源的使用方法与设计的结果有密切、直接的关系。6 .底层内嵌功能单元内嵌功能模块主要指DLL(DelayLockedL
14、oop)、PLL(PhaseLockedLoop)、DSP与CPU?软处理核(SoftCore)。现在越来越丰富白内嵌功能单元，使得单片FPGA成为了系统级的设计工具，使其具备了软硬件联合设计的能力，逐步向SOCF台过渡。DLL与PLL具有类似的功能，可以完成时钟高精度、低抖动的倍频与分频，以及占空比调整与移相等功能。Xilinx公司生产的芯片上集成了DLL,Altera公司的芯片集成了PLL,Lattice公司的新型芯片上同时集成了PLL与DLLPLL与DLL可以通过IP核生成的工具方便地进行管理与配置。DLL的结构如图1-5所示。图1-5典型的DLL模块示意图7、内嵌专用硬核内嵌专用硬核就
15、是相对底层嵌入的软核而言的，指FPGAt理能力强大的硬核(HardCore),等效于ASIC电路。为了提高FPGA生能，芯片生产商在芯片内部集成了一些专用的硬核。例如：为了提高FPGA勺乘法速度，主流的FPGA中都集成了专用乘法器；为了适用通信总线与接口标准，很多高端的FPG曲部都集成了申并收发器(SERDES)可以达到数十Gbps的收发速度。Xilinx公司的高端产品不仅集成了PowerPC系列CPU还内嵌了DSPCore模块,其相应的系统级设计工具就是EDKWPlatformStudio,并依此提出了片上系统(SystemonChip)的概念。通过PowerPCMiroblaze、Picoblaze等平台，能够开发标准的DSP处理器及其相关应用，达到SOC勺开发目的。1.软核软核在EDA设计领域指的就是综合之前的寄存器传输级（RTL）模型;具体在FPGA设计中指的就是对电路的硬件语言描述,包括逻辑描述、网表与帮助文档等。软核只经过功能仿真,需要经过综合以及布局布线才能使用。其优点就是灵活性高、可移植性强,允许用户自配置;缺点就是对模块的预测性较低,在后续设计中存在发生错误的可能性,有一定的设计风险。软核就是IP核应用最广泛的形式。2. 固核固核在EDA设计领域指的就是带有平面规划信息的网表;具体在FPGA设计中可以瞧做带有布局规划的软核,通
