集成电路课程设计汇本四位加法器实验报告

上传人:cl****1 文档编号:486698693 上传时间:2022-12-03 格式:DOC 页数:5 大小:26KB
返回 下载 相关 举报
集成电路课程设计汇本四位加法器实验报告_第1页
第1页 / 共5页
集成电路课程设计汇本四位加法器实验报告_第2页
第2页 / 共5页
集成电路课程设计汇本四位加法器实验报告_第3页
第3页 / 共5页
集成电路课程设计汇本四位加法器实验报告_第4页
第4页 / 共5页
集成电路课程设计汇本四位加法器实验报告_第5页
第5页 / 共5页
亲,该文档总共5页,全部预览完了,如果喜欢就下载吧!
资源描述

《集成电路课程设计汇本四位加法器实验报告》由会员分享,可在线阅读,更多相关《集成电路课程设计汇本四位加法器实验报告(5页珍藏版)》请在金锄头文库上搜索。

1、 .wd.实验报告Tanner Pro 集成电路设计与布局姓名:*学号:*班级:*专业:*学院:*日期: 2012.05.281.使用S-Edit 设计简单逻辑电路1.1反相器1.1.1电路及符号1.1.2反相器直流分析:.include C:UsersmengDesktope005_tannertannerTSpice70modelsml2_125.md.dc lin source vin 0 5.0 0.02 *Vin 为0到5v 以0.02v增加.print dc v(OUT) * 观察输出vin IN Gnd 1.0vvdd Vdd Gnd 5.01.1.3在W-Edit 中观看模拟结

2、果如下:1.2 与非门:1.2.1 电路及符号1.2.2 与非门直流分析.include C:UsersmengDesktope005_tannertannerTSpice70modelsml2_125.md.dc lin source va 0 5.0 0.1* SPICE netlist written by S-Edit Win32 7.03* Written on Jan 3, 2004 at 01:02:58.dc lin source va 0 5.0 0.1 sweep lin param vb 0 5.0 1 %模拟输入电压va 从0V 变动到5V 时(以0.1V 线性增加),

3、vb 从0V 变动5V 时(以1V 线性增加).print dc v(OUT) %观察输出va A Gnd 5.0vb B Gnd 1.0vvdd Vdd Gnd 5.01.2.3在W-Edit 中观看模拟结果如下:1.3.三输入与非门:1.3.1电路及符号:1.3.2三输入与非门直流分析:Main circuit: nand3M1 out ina N2 Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M2 N2 inb N1 Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M3 N1 inc Gnd

4、Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M4 out ina Vdd Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uM5 out inb Vdd Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uM6 out inc Vdd Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uvb inb gnd 1.0va ina gnd 1.0vc inc gnd 1.0vvdd vdd gnd 5.0* End of mai

5、n circuit: nand3.dc lin source va 0 5.0 0.1 sweep lin source vb 0 5.0 1 sweep lin source vc 0 5.0 1.print dc v(out)1.3.3在W-Edit 中观看模拟结果如下:1.4.三输入或非门:1.4.1电路及符号1.3.2三输入或非门直流分析:* Main circuit: nnor3M1 out inb Gnd Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M2 out ina Gnd Gnd NMOS L=2u W=4u AD=66p P

6、D=24u AS=66p PS=24u M3 out inc Gnd Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M4 out inb N3 Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uM5 N3 ina N7 Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uM6 N7 inc Vdd Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uvb inb gnd 1.0va ina gnd 1.0vc inc gnd

7、1.0vvdd vdd gnd 5.0* End of main circuit: nnor3.dc lin source va 0 5.0 0.1 sweep lin source vb 0 5.0 1 sweep lin source vc 0 5.0 1.print dc v(out)1.4.3在W-Edit 中观看模拟结果如下:1.5一位全加器:1.5.1电路及符号1.5.2一位全加器直流分析:.include C:UsersmengDesktope005_tannertannerTSpice70modelsml2_125.md* SPICE netlist written by S-

8、Edit Win32 7.03.param 1=0.5uvvdd vdd gnd 5.0va a gnd PULSE (0 5 50n 5n 5n 50n 100n)vb b gnd BIT (0011 lt=50n ht=50n on=5 rt=5n ft=5n)vci ci gnd PWL (0ns 0v 200ns 0v 205ns 5v 400ns 5v).tran/op 1n 400n method=bdf.print tran v(a) v(b) v(ci) v(s) v(co)1.5.3在W-Edit 中观看模拟结果如下:1.6四位全加器:1.6.1电路及符号1.6.2四位全加器

9、直流分析:.include C:Documents and SettingsAdministrator.LENOVO-9011394C桌面09045401集成电路综合设计e005_tannertannerTSpice70modelsml2_125.md.param l=0.5uvvdd Vdd GND 5.0.vector A A3 A2 A1 A0.vector B B3 B2 B1 B0va A GND BUS (0011 1110 1100 1010 lt=50n ht=50n on=5 off=0 rt=5n ft=5n) vb B GND BUS (1101 0111 1010 01

10、01 lt=50n ht=50n on=5 off=0 rt=5n ft=5n).tran/op 1n 200n method=bdf.print tran v(Cout) v(S3) v(S2) v(S1) v(S0)1.6.3在W-Edit 中观看模拟结果如下:2.使用L-Edit 画布局图2.1 PMOS幅员:2.2 NMOS幅员:2.3输入端口的绘制PortA:以上PMOS、NMOS、节点、端口在画反相器幅员时需调用,本次实验中调用初始遇到问题,用copy 不能把他们复制进去调用,需要用instance :2.4 PMOS NMOS基板节点组件PMOS 基板节点组件NMOS 基板节点组

11、件2.5反相器幅员2.64位全加器的幅员2.7 T-Spice 模拟:.include C:UsersmengDesktope005_tannertannerTSpice70modelsml2_125.mdM1 OUT A GND PMOS L=2u W=5uM2 OUT A GND PMOS L=2u W=5uvvdd Vdd GND 5va A GND PULSE (0 5 0 5n 50n 100n).tran/op 1n 400n method=bdf.print tran v(A) v(OUT)*Total Nodes:4*total Elements:23. DRC报告文件DRC

12、by Tanner Researchs L-Edit Version 9.00File:D:集成电路综合设计e005_tannertannerLEdit90add4EX14.tdbCell:LightsDate:Sun May 27 22:30:13 2012Bin Size = 100.0000 locator units0 errors.0 warnings.Select layer generation elapsed time: 00:00:00 (0.00%).Merge/Boolean layer generation elapsed time: 00:00:04 (57.14%)

13、.DRC rule checking elapsed time: 00:00:03 (42.86%).Total DRC elapsed time: 00:00:07.4使用LVS 比照反相器:生成的inv.spc文件:LVS比照:但是比照出错:反相器LVS始终比照不出,错误如上,但修改屡次终于成功。5.实验总结:通过本学期的集成电路课程设计的学习,我 根本上了解了e005_tanner软件的使用方法。在这个学期里,我使用了S-Edit、T-Spice、L-Edit 三个软件。分别用来画电路原理图,仿真波形以及画布局图。在这个实验中,S-Edit最好学,只需要按照原理图放置元件即可,T-Spice次之,在仿真时,很容易出错,需要一步步设置。最难的就是L-Edit,每做一步都需要设计规则检验,找出错误,修改完之后才能进展下一步的工作,该过程需要细心和耐性。在L-Edit设计nmos和pmos 时经常犯错误,找不出原因,每每都需要请教教师和同学。设计反向器时,调用nmos和pmos,该过程在前两个步骤之后,操作起来比拟容易了。通过设计一位加法器,然后调用一位加法器来完成4位加法器的设计,该思路很好。在平时电路设计当中,思路很重要,教会我们解题的技巧。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 建筑/环境 > 综合/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号