《乘法器的设计》由会员分享，可在线阅读，更多相关《乘法器的设计（5页珍藏版）》请在金锄头文库上搜索。
1、物理与电子工程学院集成电路设计课程论文题目：乘法器的研究学生姓名：XXX指导教师：XXX201X年XX月XX日乘法器摘要：乘法器，其基础就是加法器结构，它已经是现代计算机中必不可少的一部分。 乘法器的模型就是基于“移位和相加”的算法。本文讨论基本的阵列乘法器，以及产生部分 积和最终求和。关键词：全加器，半加器，阵列。引言：乘法运算非常耗费硬件面积并且速度很慢，许多计算问题解决的快慢受乘法器电 路工作速度的约束，因此在现代高级的数字信号处理器和微处理器中都集成了硬件乘法单 元。并且乘法器在当今数字信号处理以及其他诸多应用领域中起着十分重要的作用。随着科 学技术的发展，许多研究人员已经开始试图设计
2、一类拥有更高速率和低功耗，布局规律占用 面积小，集成度高的乘法器。这样，就能让它们更加适用于高速率，低功耗的大规模集成电 路的应用当中。通常的乘法计算方法是添加和位移的算法。在并行乘法器当中，相加的部分 乘积的数量是主要的参数。它决定了乘法器的性能。为了减少相加的部分乘积的数量，修正 的Boo th算法是最常用的一类算法。但是，随着并行化的增多，大量的部分乘积和中间求和 的增加，会导致运行速度的下降。不规则的结构会增加硅板的面积，并且由于路由复杂而导 致中间连接过程的增多继而导致功耗的增大。另一方面串并行乘法器牺牲了运行速度来获得 更好的性能和功耗。因此，选择一款并行或串行乘法器实际上取决于它
3、的应用性质。主体111二进制乘法定义考虑两个无符号二进制数X和Y，X为M位宽，Y为N位宽，将它们用下列二进制数形 式表达X 二刃X2i（1.1）ii=0Y = -1Y2j（1.2）jj=0其中X .和Y .为o或者1,那么X和Y的乘法运算定义如下i jZ=XxY=迓Z 2kkk=0=（艺1X 2i）（ t1 Y 2j）=刃 fe XY 2i+j（1.3）ijIi ji=0j=0i=0 j=0我们先来看一下手工是如何进行二进制乘法运算的。如图1-1所示，被乘数与乘数的第一个 位相乘（实际为“与”操作）产生积，并且根据乘数相应位的位置对部分积进行左移（例如， 被乘数与乘数的第0位相乘，则不移位；与
4、第一位相乘，部分积左移1位，以此类推），最 终将所有的部分积相加得到乘法运算的结果。M位被乘数与N位乘数相乘得到的乘积是 M+N位的。1.1.2部分积生成部分积是由被乘数X与乘数的位Yi进行“与”操作得到的，如图1-2所示部分积阵列中,1010101011被乘数乘数101010101010000000+ 101010卜部分积每行或者是被乘数，或者是全0。对部分积产 生电路进行仔细优化，可以大大减少延时时间 和面积。我们注意到，在部分积阵列中有许多 全0的行，他对运算结果是没有影响的。如 果乘数位全为1,则所有部分积都存在并参与 运算；如果乘数位全为0,则一个部分积也不 会产生。由此我们可以得到
5、将部分积个数减 少到乘数位数的一半。1110011110 结果图1-1二进制乘法计算XPPPPPP7PP5PP3PP2PP1PP0Yi图1-2假设一个8位乘数为01111110我们举例来说明,它将产生6个非0的部分积。如果将乘数重新编码成不同的格式，如100000 1 0其中1代表-1.可以证明这个数字和01111110是相等的。但新的乘数只需要产生2个部分积，当然最终的求和电路也必须可以完成减法 运算。这种编码转换称为Booth编码，可以将部分积的个数减少到最多为乘数位数的一半。 他确保乘数的每两个连续位中至多有一位是1或者-1。减少了部分积德个数就相当于减少了 加法运算步骤，也就是减少了面
6、积，提高了运算速度。113阵列乘法器部分积产生之后，要对其进行累加。部分积的累加实际上是被乘数的加法，最直接的方 法就是使用一个加法器阵列，这正是阵列乘法器名字的由来。图1-3是一个4x4阵列乘法 器的组成结构的例子。图中X X是被乘数，Y Y是乘数，Z Z是乘积。图1-3的303070电路是和图1-1手工乘法计算在拓扑结构上是 对应的，N个部分积的产生需要NxM个 二输入与门。乘法器的主要面积是被加法器占用了，用于N个部分相加需要N 1个M位 加法器。部分积的移位并不需要任何逻辑电路，只要将部分积适当的对准，通过简单的布线 就可以实现。整个乘法器电路可以被压缩成矩形，版图的效率可以做的很高。
7、下面我们来分析阵列乘法器的延时。图1-3是一个阵列结构，所以分析传输延时并不是 很直观。实际上部分积相加的加法器是脉动进位的加法器，为了优化乘法器的性能，我们需 要首先找出阵列乘法器的关键路径。图1-3所示阵列乘法器中有多个路径的延时是几乎相同 的，这里我们给出两个关键的路径，如图1-4所示。由关键路径，我们可以推导出阵列乘法全加器K全加器1全加器卜全加器I1半加器全加器丨半加器全加器W全加器唱全加器半加器关键路径1关键路径2图1-4器的延时时间的近似表达式（1.4）tqKm - 1）+（N-2）1+（N-l）t+1multcarrysum and其中t是进位输入到进位输出的传输延时，t 是全
8、加器进位输入到和输出的延时，tcarrysumand是与门的延时。所有的关键路径有相同的长度，如果能用选用更快的加法器，比如进位选择加法器，则阵列乘法器的速度就会提高。由式（1.4）可知减少乘法器的延时t，必须同mult时减少t 和t 。这样如果t 和t 相等对阵列乘法器是有好处的。carry sumcarry sum1.1.4最终求和乘法器的最后一步是由最终求和电路得到乘积结果。最终求和加法器类型的选择取决于 累加阵列的结构。结论本文通过对乘法器的概述开始，从二进制乘法定义的引入，以及部分积产生和阵列乘法 器详细讨论，并通过最中求和进行完结。让我知道在数字的乘法运算过程中其本质还是由全 加器和半加器组合成的加法。让我懂得对于一件事情可以换一种方式解决，以及乘法器在当 今社会的重要性和不可取代的事实，希望后来人继续努力，使乘法器的性能更好，更高。对 于我本人我也学会了很多知识，再此也感谢我的老师，给我了这个对于乘法器学习的机会。 参考文献陈贵灿，张瑞智，程军著，大规模集成电路设计北京：高等教育出版社，2005,7第 409 页-416 页
