《8位数字抢答器(含电路图)》由会员分享，可在线阅读，更多相关《8位数字抢答器(含电路图)（11页珍藏版）》请在金锄头文库上搜索。
1、word职业大学八路抢答器电路设计报告学院:电子信息工程学院专业:应用电子技术班级:电子1班:吴凡 樊德帅指导教师:新2014年6月30日一、课程设计的容设计一个8位数字抢答器。二、课程设计的要求与数据设计要求包括：1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 S7表示。 2. 设置一个系统去除和抢答控制开关S，该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统去除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定如,30秒。当主持人启动开始键后，定时器进展减计时。 5. 参赛选手
2、在设定的时间进展抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统去除为止。 6. 如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。三、课程设计应完成的工作1. 利用各种电子器件设计8位数字抢答器； 2. 利用DE2板对所设计的电路进展验证； 3. 总结电路设计结果，撰写课程设计报告。四、应收集的资料与主要参考文献1 永浦. 数字电路根底与快速识图M. 人民邮电, 2006. 275-277.2 侯建军. 数字电路实验一体化教程M. 清华大学, 2005. 773 文兵. 数字电子技术根底M. 清华大学,
3、2008.1 设计任务目的与要求1.1 设计目的通过课程设计，对数字逻辑的根本容有进一步的了解，特别是时序逻辑电路的设计。能把上学期学到的数字逻辑理论知识进展实践，操作。在提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感性的认识。而且在进展电路设计的时候遇到问题，通过独立的思考有利于提高解决问题的能力。在经过课程设计后，更明白数字逻辑电路设计的一般方法，以与在遇到困难怎么排除问题。1.2 设计要求 我选择的课程任务是设计一个8位数字抢答器。 设计要求包括： 1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 S7表示。 2. 设置一个系统去除和抢答控制开关S，该开
4、关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统去除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定如,30秒。当主持人启动开始键后，定时器进展减计时。 5. 参赛选手在设定的时间进展抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统去除为止。 6. 如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。2 工作原理与设计方案抢答器是为竞赛参赛者答题时进展抢答而设计的一种优先判决器电路，竞赛者可以分为假如干组，抢答时各
5、组对主持人提出的问题要在最短的时间做出判断，并按下抢答按键回答如下问题。当第一个人按下按键后，如此在显示器上显示该组的，同时电路将其他各组按键封锁，使其不起作用。回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。抢答器具有定时抢答功能，且一次抢答的时间可以由主持人设定如,30秒。当主持人启动开始键后，定时器进展减计时。 参赛选手在设定的时间进展抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统去除为止。如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。因此要完成抢答器的逻辑功能，该电路至少应包括输入开
6、关、数字显示、判别组控制以与组号锁存等局部。2.1 原理框图 图一 原理框图2.2 设计思路 1. 抢答器供8名选手比赛，分别用8个按钮S0 S7表示。这个功能只需要通过管脚分配把按钮分配到实验版上的拨动开SW0到SW7关，让每个选手拨动开关后产生相应的信号就可以了。不同的选手拨动按钮发出信号通过74LS148编码器进展编码，编码后输出信号进展下一步的译码和锁存。 2. 设置一个系统去除和抢答控制开关S，该开关由主持人控制。在这里首先通过管脚分配把开关S分配到相应一个拨动开关，这个就是开关SW16。该开关联系到一个相应的线路，这个线路通过与非门连接其他信号，从而达到清零的功能。 3. 抢答器具
7、有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统去除为止。74LS373具有锁存功能，可以在一个选手按下按钮后进展锁存，其他的选手不能在抢答。锁存相应的编号时，由于编码器编的是从0到7，如果0号选手抢答，与清零的时候可能造成混淆，所以要加上加法器，对编码器的0到7都加上1。加法器是用74LS83这样在后面的74LS47译码器上就可以显示1到8的。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定如,30秒。当主持人启动开始键后，定时器进展减计时。74LS192具有减法功能，通过使用74LS192可以对设定的时间进展自减。只需要给定74LS
8、192秒脉冲就可以。同时74LS192结合74LS47可以对所设定的抢答时间和选手抢答的时间显示出来。 5. 参赛选手在设定的时间进展抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统去除为止。选手进展抢答，通过编码器，锁存器，加法器，译码器，显示出来。当某个选手抢答有效，通过74LS148编码器的GSN端口连接到控制清零端的与非门就可以进展禁止其他选手的抢答，同时把该选手的显示在数码管上，同时通过74LS148编码器的GSN端口可以停止74LS192的脉冲，从而让脉冲停止，达到显示抢答时间的效果。 6. 如果定时时间已到，无人抢答，本次抢答无效，系统通过
9、一个指示灯报警并禁止抢答，定时显示器上显示00。当时间到的时候，减法器74LS192的十位的LDN端口发出一个高电平，在这个端口上连接上一个显示灯，作为报警用。同时减法器74LS192的十位的BON端口会发出一个低电平，可以连接到脉冲上，让脉冲停止，数码管上显示的是00.2.3 设计流程图图二 流程图2.4 设计方案整体的电路可以分为两局部，一个是抢答电路，第二局部是定时，报警电路。 1 .抢答的局部：抢答器供8名选手比赛，分别用8个按钮S0 S7表示。通过管脚分配把按钮分配到实验版上的拨动开SW0到SW7关，让每个选手拨动开关后产生相应的信号。不同的选手拨动按钮发出信号通过74LS148编码
10、器进展编码，编码后输出信号进展下一步的译码和锁存。设置一个系统去除和抢答控制开关S，开关由主持人控制。通过管脚分配把开关S分配到相应一个拨动开关SW16。该开关联系到一个相应的线路，这个线路通过与非门连接其他信号，从而达到清零的功能。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统去除为止。74LS373具有锁存功能，可以在一个选手按下按钮后进展锁存，其他的选手不能在在有选手抢答后再进展抢答。锁存相应的编号时，由于编码器编的是从0到7，如果0号选手抢答，与清零的时候可能造成混淆，所以要加上加法器，对编码器的0到7都加上1。加法器是使用用74
11、LS83，加1后在就可以在数码显示管上显示1到8的。 2. 定时抢答功能，和报警局部：一次抢答的时间由主持人设定如,30秒。当主持人启动开始键后，定时器进展减计时。74LS192具有减法功能，通过使用74LS192可以对设定的时间进展自减。74LS192进展工作的时候需要给定秒脉冲。同时74LS192结合74LS47可以对所设定的抢答时间和选手抢答的时间显示出来。参赛选手在设定的时间进展抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统去除为止。选手进展抢答，通过编码器，锁存器，加法器，译码器，显示出来。当某个选手抢答有效，通过74LS148编码器的GSN
12、端口连接到控制清零端的与非门就可以进展禁止其他选手的抢答，同时把该选手的显示在数码管上，同时通过74LS148编码器的GSN端口可以停止74LS192的脉冲，从而让脉冲停止，达到显示抢答时间的效果。假如定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。当时间到的时候，减法器74LS192的十位的LDN端口发出一个高电平，在这个端口上连接上一个显示灯，作为报警用。同时减法器74LS192的十位的BON端口会发出一个低电平，可以连接到脉冲上，让脉冲停止输到加法器上，那么数码管显示的是00。3 单元电路设计与实现整个电路分为编码单元，锁存单元，加法器单元，
13、设定抢答时间单元，和译码单元五个局部。3.1 编码单元在选手按动按钮后，发出相应的信号。使用74LS148对信号进展编码，优先判决器是由74LS148集成优先编码器等组成。该编码器有8个信号输入端，3个二进制码输出端，输入使能端EI，输出使能端EO和优先编码工作状态标志GS。其功能表如表5.24.1所示。从功能表中可以看出当EI“0时，编码器工作，而当EI“1时，如此不论8个输入端为何种状态，输出端均为“1，且GS端和EO端为“1，编码器处于非工作状态,这种情况被称为输入低电平有效。图3 优先编码器74LS148功能表输 入输 出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1
14、A0 GS EO1 1 1 1 1 10 1 1 1 1 1 1 1 11 1 1 1 00 00 0 0 0 10 0 10 0 1 0 10 0 1 10 1 0 0 10 0 1 1 10 1 1 0 10 0 1 1 1 11 0 0 0 10 0 1 1 1 1 11 0 1 0 10 0 1 1 1 1 1 11 1 0 0 10 0 1 1 1 1 1 1 11 1 1 0 1表中代表任意状态 由74LS148集成优先编码器组成的优先判决器如下列图，当抢答开关S1S7中的一个按下时，编码器输出相应按键对应的二进制代码，低电平有效。编码器输出AOA2、工作状态标志GS作为锁存器电路的输入信号，而输入使能端EI端应和锁存器电路的Q0端相联接，目的是为了在EI端为“1时锁定编码器的输入电路，使其它输入开关不起作用。具体实现电路为：图四 编码单元3.2 锁存单元 74LS373功能表：E G D Q L H H H L H L L L L X Q 上表是74LS373的真值表，表中： L低电平； H高电平； X不定态； Q
