《基于数字电路的数字时钟设计报告》由会员分享，可在线阅读，更多相关《基于数字电路的数字时钟设计报告（7页珍藏版）》请在金锄头文库上搜索。
1、 题目二：设计一个多功能数字电子钟一、 设计课题：多功能数字电子钟 时间：19周整周2021.6.277.1 地点：学院数电实验室；二、 设计目的: 1.培养学生设计、调试常用数字电路系统的能力； 2.提高学生应用计数器功能扩展、级联方法的能力； 3.提高学生对计数、译码、显示系统的设计能力。三、设计要求： 1.准确计时，数字显示时、分； 2.小时的计时要求12，分的计时要求为60； 3.能够校正时间。四、设计框图及其原理分析： 1. 数字钟的系统框图： 译码驱动译码驱动译码驱动译码驱动 脉冲 分个位 分十位 时个位 时十位 12、24小时切换电路拓展 分调 时调说明：框图中的脉冲模块由555
2、及一些电阻、电容构成多谐振荡电路产生秒脉冲；显示译码模块由共阴数码管和显示译码器74LS48构成；时、分电路模块由74LS160、74LS11、74LS10分别构成12和60进制计数器；12、24小时切换电路由二选一数据选择器74LS157及小时电路模块构成；校时电路由秒脉冲及单刀双掷开关构成。 2.原理分析： a、脉冲电路：脉冲电路由555及电阻15K、68K ，电容10nF、10uF构成如图S1所示的多谐振荡电路。 其工作原理是：电路刚开始通电时，电容C1两端电压不能突变，2脚为低电平，电路置位，3脚输出高电平，7脚被悬空，此时VCC通过R2、R3对C1充电，当充电时间到达t1=R2+R3
3、*C1*ln2，6脚电压到达2VCC/3，电路复位，3脚输出低电平，同时555内部放电晶体管导通，使7脚也为低电平，C1通过R3向7脚放电，当放电时间为t2=R3*C1*ln2, 此时2脚电位下降到VCC/3，电路置位，3脚输出高电平，7脚被悬空，C1又被充电，如此周而复始。脉宽Tw=R2+2*R3C1*ln2图S1 b、显示译码电路： 此局部电路由共阴数码管及显示译码器74LS48构成如图S2所示。图S2 由74LS48的功能表可知：D、C、B、A是BCD码输入信号。a-g是译码器的7个输出端低电平有效；是试灯信号输入，用来检查七段显示器是否完好，低电平有效；是灭零输入信号，低电平有效。既可
4、作熄灭信号输入，又可作为灭零输出端，低电平有效。图S2中、都接高电平只做显示功能。c、时、分电路模块及12、24小时切换电路：（1） 小时电路： 该模块电路由74LS160及74LS10构成如图S3的121到12进制计数器。12进制计数器工作原理：个位U2的4、5、6脚都接低电平，3脚接高电平形成置数端为0001,使能端7、10脚都接高电平使芯片正常工作，其异步清零端1脚接高平使其失效，进位端15脚接入U1使能端10当个位计数到9时产生进位输出高电平后确保十位U1正常工作；十位U1的3、4、5、6脚都接低电平形成置数端为0000，其异步清零端1脚接高平使其失效；U1、U2的2脚相连接入脉冲信号
5、；利用74LS10产生的反应信号该计数器工作时由74LS10一直输出高电平使得U1、U2的置数端一直失效；当计数到12时，由74LS10输出为低电平，此时U1、U2的置数端工作，分别将8421BCD码十位0000个位0001置进电路并输出数码管显示01给U1、U2的9脚同步置数端进行同步置数，实现1到12的12进制计数器电路。 图S312进制计数器 24进制计数器其工作原理与12进制根本相同，只是反应信号有些不同，其电路图如S4所示。 图S424进制计数器由图S3、图S4可看出12进制与24进制计数器间有3处不同，利用一片二选一数据选择器74LS157可实现12进制与24进制之间的切换。其电路
6、图如图S5.图S5 12进制24进制切换 （2） 分钟电路： 该模块电路由74LS160、74LS10、74LS11构成如图S6的600到59进制计数器。 工作原理：个位U1的3、4、5、6脚都接高电平，使能端7、10脚都接高电平使芯片正常工作，其同步置数端9脚接高电平使其失效，进位端15脚接入U2使能端7、10当个位计数到9时产生进位输出高电平后确保十位U1正常工作；十位U2的3、4、5、6脚都接高电平，其同步置数9脚接高平使其失效；U2、U1的2脚相连接入脉冲信号；利用74LS10产生的反应信号该计数器工作时由74LS10一直输出高电平使得U2、U1的清零端一直失效；当计数到59时，由74
7、LS10输出为低电平，此时U2、U1的清零端工作，使数码管为00给U2、U1的1脚异步清零端进行清零；74LS11构成进位输出计数为0到58时，其输出一直为低电平，当计数为59时产生进位输出高电平，实现0到59的60进制计数器电路。图S6 60进制计数器 3校时电路：此模块电路由秒脉冲及单刀双掷开关构成，如图S7。通过改变计数器的脉冲信号来实现校时。图S7 校时 4电路整合： 将分钟的进位输出接到时调单刀双掷开关C的输入端，其输出端接到小时的脉冲输入端U3的2脚;分调单刀双掷开关B接到分钟的脉冲输入端U7的2脚。最终电路整合如图S8,。 图S8 时钟电路五、电路的实物连接及测试： (1)实物连
8、接： 根据原理图图S8连接电路，分别连接脉冲电路模块、校准电路模块、分计数模块、12和24小时切换模块、译码显示模块。最后将各模块电路进行整合。 2)调试、测试： 先检查电源和接地正确，再检查各个芯片管脚的接线是否正确。检查无误后接通电源，先检查555震荡是否产生脉冲信号，当这局部无误之后，按照分个位、分十位、时个位和时十位的顺序检查。当最低位计数正确以后看进位和分十位是否正确，逐次检查。错误大致有以下几点：1、原理图错误，毕竟仿真与实物搭建还是有差异；2、接线错误、虚接、漏接，用万用表、二极管测试每个模块功能逐级检查；3、芯片烧坏，可采用同型号芯片进行替换或用万用表测试，两者综合运用，灵活变
9、通。 当显示和计数以及进位完全正确以后，检查校准电路功能的实现该电路采用脉冲校准，校时脉冲分别加在分个位脉冲输入端和时个位脉冲输入端便可进行校时。 通过搭建面包板及调试、测试，该电路与设计之初要到达的效果根本一致。面包板搭建的实物图如图S9。 图S9 实物图 六、实验仪器与元器件清单： 1.实验仪器：万用表、数字电路实验箱。 2.元器件清单：材料清单元件备注数量 74LS1604 74LS484 74LS101 74LS111 68k1 15k1 10UF1 10nF1 5551 数码管共阴4 单刀双掷开关3 导线假设干 面包板1七、设计小结：通过本次课程设计，使我更进一步地熟悉了一些常用芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计使我加深了课程设计的一般步骤，和设计中应注意的问题。设计一方面考察的是我们这学期对这门课程掌握了多少，一方面考察我们对待问题时的态度和处理事情的能力。在这次设计过程中，我也对word、画图等软件有了更进一步的了解，为我在以后的学习、工作中使用的更加得心应手。
