计算机组成原理实验指导书

上传人:re****.1 文档编号:485413715 上传时间:2023-12-20 格式:DOCX 页数:53 大小:2.14MB
返回 下载 相关 举报
计算机组成原理实验指导书_第1页
第1页 / 共53页
计算机组成原理实验指导书_第2页
第2页 / 共53页
计算机组成原理实验指导书_第3页
第3页 / 共53页
计算机组成原理实验指导书_第4页
第4页 / 共53页
计算机组成原理实验指导书_第5页
第5页 / 共53页
点击查看更多>>
资源描述

《计算机组成原理实验指导书》由会员分享,可在线阅读,更多相关《计算机组成原理实验指导书(53页珍藏版)》请在金锄头文库上搜索。

1、长沙学院计算机组成原理实验指导书计算机系硬件教研室编(内部使用)2014年2月实验一静态随机存储器实验41.1 实验目的41.2 实验设备41.3 实验原理41.4 实验步骤51.5 数据记录表格81.6 问题与思考8实验二系统总线和具有基本输入输出功能的总线接口实验92.1 实验目的92.2 实验设备92.3 实验原理92.4 实验步骤102.5 问题与思考12实验三基本运算器实验133.1 实验目的133.2 实验设备133.3 实验原理133.4 实验步骤143.5 问题与思考:17实验四超前进位加法器设计实验184.1 实验目的184.2 实验设备184.3 实验原理184.4 实验步

2、骤224.5 问题与思考23实验五微程序控制器实验245.1 实验目的245.2 实验设备245.3 实验原理245.4 实验步骤305.5 问题与思考32实验六基本模型机设计与实现336.1 实验目的336.2 实验设备336.3 实验原理336.4 实验步骤366.5 问题与思考39课程设计内容40复杂模型机设计40一 目的40二 设备40三 原理40四 总体设计42五、步骤48附件1软件使用说明54附录2时序单元介绍632实验一静态随机存储器实验1.1 实验目的掌握静态随机存储器RAM工作特性及数据的读写方法。1.2 实验设备PC机一台,TD-CMA实验系统一套。1.3 实验原理实验所用

3、的静态存储器由一片6116(2KX8bit)构成(位于MEM单元),如图1-1所示。6116有三个控制线:CS(片选线)、OE(读线)、WE(写线),其功能如表1-1所示,当片选有效(CS=0)时,OE=0时进行读操作,WE=0时进行写操作,本实验将CS常接地。VccA8A9WEOEA10CSI/O7I/O6I/O5I/O4I/O3p61 15 J14 132TU23p2p1204i9p814T7RAM(6116)12卜3-4-5-6-7-8/9卜10FCS12|_A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND图1-1SRAM6116引脚图由于存储器(MEM)最终是要挂接到CP

4、U上,所以其还需要一个读写控制逻辑,使得CPU能控制MEM的读写,实验中的读写控制逻辑如图1-2所示,由于T3的参与,可以保证MEM的写脉宽与T3一致,T3由时序单元的TS3给出(时序单元的介绍见附录2)。IOM用来选择是对I/O还是对MEM进行读写操作,RD=1时为读,WR=1时为写。CSWeOE功能1Xx不选择010读001写000写表1-1 SRAM 6116功能表XMRDXMWRXIOWXIOR图1-2读写控制逻辑实验原理图如图1-3所示,存储器数据线接至数据总线,数据总线上接有8个LED灯显示D7D0的内容。地址线接至地址总线,地址总线上接有8个LED灯显示A7A0的内容,地址由地址

5、锁存器(74LS273,位于PC&A禅元)给出。数据开关(位于IN单元)经一个三态门(74LS245)连至数据总线,分时给出地址和数据。地址寄存器为8位,接入6116的地址A7A0,6116的高三位地址A10-A8接地,所以其实际容量为256字节。T 志 LUM-LmsI晔元L 尸 TCRIH_B图1-3存储器实验原理图实验箱中所有单元的时序都连接至时序与操作台单元,CLR都连接至CON单元的CLR按钮。实验时T3由时序单元给出,其余信号由CON单元的二进制开关模拟给出,其中IOM应为低(即MEM操作),RD、WR高有效,MR和MW低有效,LDAR高有效。1.4 实验步骤(1)关闭实验系统电源

6、,按图1-4连接实验电路,并检查无误,图中将用户需要连接的信号用圆圈标明。(2)将时序与操作台单元的开关KK1、KK3置为运行档、开关KK2置为单步档(时序单元的介绍见附录二)。(3)将CON单元的IOR开关置为1(使IN单元无输出),打开电源开关,如果听到有嘀报警声,说明有总线竞争现象,应立即关闭电源,重新检查接线,直到错误排除。(4)给存储器的00H、01H、02H、03H、04H地址单元中分别写入数据11H、12H、13H、14H、15H。由前面的存储器实验原理图(图1-3)可以看出,由于数据和地址由同一个数据开关给出,因此数据和地址要分时写入,先写地址,具体操作步骤为:先关掉存储器的读

7、写(WR=0,RD=0),数据开关输出地址(IOR=0),然后打开地址寄存器门控信号(LDAR=1),按动ST产生T3脉冲,即将地址打入到AR中。再写数据,具体操作步骤为:先关掉存储器的读写(WR=0,RD=0)和地址寄存器门控信号(LDAR=0),数据开关输出要写入的数据,打开输入三态门(IOR=0),然后使存储器处于写状态(WR=1,RD=0,IOM=0),按动ST产生T3脉冲,即将数据打入到存储器中。写存储器的流程如图1-5所示(以向00地址单元写入11H为例):图1-4实验接线图(4)给存储器的00H、01H、02H、03H、04H地址单元中分别写入数据11H、12H、13H、14H、

8、15H。由前面的存储器实验原理图(图1-3)可以看出,由于数据和地址由同一个数据开关给出,因此数据和地址要分时写入,先写地址,具体操作步骤为:先关掉存储器的读写(WR=0,RD=0),数据开关输出地址(IOR=0),然后打开地址寄存器门控信号(LDAR=1),按动ST产生T3脉冲,即将地址打入到AR中。再写数据,具体操作步骤为:先关掉存储器的读写(WR=0,RD=0)和地址寄存器门控信号(LDAR=0),数据开关输出要写入的数据,打开输入三态门(IOR=0),然后使存储器处于写状态(WR=1,RD=0,IOM=0),按动ST产生T3脉冲,即将数据打入到存储器中。写存储器的流程如图1-5所示(以

9、向00地址单元写入11H为例):WR= 0RD = 0IOM= 0IOR= 0LDAR = 0/ WR= 0 RD=0IOM= 0IOR= 0 LDAR = 1( T3 wWR= 0RD= 0IOM= 0IOR= 0LDAR = 0/WR=1RD=0IOM=0IOR=0LDAR=0T3z1图1-5写存储器流程图(5)依次读出第 00、01、02、03、04号单元中的内容,观察上述各单元中的内容是否与前面写入的一致。同写操作类似,也要先给出地址,然后进行读,地址的给出和前面一样,而在进行读操作时,应先关闭IN单元的输出(IOR=1),然后使存储器处于读状态(WR=0,RD=1,IOM=0),此时

10、数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器的流程如图1-6所示(以从00地址单元读出11H为例):WR= 0RD= 1IOM= 0IOR= 1LDAR = 0WR= 0 RD = 0IOM= 0IOR= 0 LDAR = 1T3 =二WR= 0RD = 0IOM= 0 IOR= 1 LDAR = 0 /WR= 0RD = 0IOM= 0IOR= 0LDAR = 0/图1-6读存储器流程图如果实验箱和PC联机操作,则可通过软件中的数据通路图来观测实验结果(软件使用说明请看附录1),方法是:打开软件,选择联机软件的“【实验】一【存储器实验】,打开存储器实验的数据通路图,如图1-7

11、所示。进行上面的手动操彳每按动一次ST按钮,数据通路图会有数据的流动,反映当前存储器所做的操作(即使是对存储器进行读,也应按动一次ST按钮,数据通路图才会有数据流动),或在软件中选择“【调试】一【单周期】,其作用相当于将时序单元的状态开关置为单步档后按动了一次ST按钮,数据通路图也会反映当前存储器所做的操作,借助于数据通路图,仔细分析SRAM的读写过程。1-7数据通路图1.5 数据记录表格读/写操作控制信号地址信号数据信号WR/RDIOM/IORLDAR/T3写1A写地址B写数据写2A写地址B写数据写3A写地址B写数据读1A写地址B读数据读2A写地址B读数据读3A写地址B读数据1.6 问题与思

12、考1.拨动LDAR开关,能否启动地址锁存器,而并不用ST3提供脉冲信号?实验二系统总线和具有基本输入输出功能的总线接口实验2.1 实验目的1 .理解总线的概念及其特性。2 .掌握控制总线的功能和应用。2.2 实验设备PC机一台,TD-CMA实验系统一套。2.3 实验原理由于存储器和输入、输出设备最终是要挂接到外部总线上,所以需要外部总线提供数据信号、地址信号以及控制信号。在该实验平台中,外部总线分为数据总线、地址总线、和控制总线,分别为外设提供上述信号。外部总线和CPU内总线之间通过三态门连接,同时实现了内外总线的分离和对于数据流向的控制。为了实现对于MEM和外设的读写操作,还需要一个读写控制

13、逻辑,使得CPU能控制MEM和I/O设备的读写,实验中的读写控制逻辑如图2-2所示,由于T3的参与,可以保证写脉宽与T3一致,T3由时序单元的TS3给出(时序单元的介绍见附录2)IOM用来选择是对I/O设备还是对MEM进行读写操作,IOM=1时对I/O设备进行读写操作,IOM=0时对MEM进行读写操作。RD=1时为读,WR=1时为写。图2-2读写控制逻辑在理解读写控制逻辑的基础上我们设计一个总线传输的实验。实验所用总线传输实验框图如图2-3所示,它将几种不同的设备挂至总线上,有存储器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制,按照传输要求恰当有序的控制它们,就可实现总线信息传输

14、。图2-3总线传输实验框图2.4 实验步骤 .读写控制逻辑设计实验。(1)按照图2-4实验接线图进行连线。图2-4实验接线图(2)具体操作步骤图示如下:首先将时序与操作台单元的开关KK1、KK3置为运行档,开关KK2置为单拍档,按动CON单元的总清按钮CLR,并执行下述操作。对MEM进行读操作(WR=0,RD=1,IOM=0),此时E0灭,表示存储器读功能信号有效。对MEM进行写操作(WR=1,RD=0,IOM=0),连续按动开关ST,观察扩展单元数据指示灯,指示灯显示为T3时刻时,E1灭,表示存储器写功能信号有效。对I/O进行读操作(WR=0,RD=1,IOM=1),此时E2灭,表示I/O读功能信号有效。对I/O进行写操作(WR=1,RD=0,IOM=1),连续按动开关ST,观察扩展单元数据指示灯,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 商业/管理/HR > 市场营销

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号